Sau silicon là gì? Cuộc săn vật liệu lượng tử có thể tạo ra thế hệ điện tử hoàn toàn mới

Trong hơn nửa thế kỷ, câu chuyện của điện tử hiện đại gần như đồng nghĩa với một nguyên tố: silicon.

Nhờ khả năng chế tạo transistor ngày càng nhỏ, ngành bán dẫn đã liên tục nhồi thêm linh kiện vào chip, tăng hiệu năng và giảm chi phí trên mỗi phép tính. Smartphone, trung tâm dữ liệu, AI và gần như toàn bộ hạ tầng số hiện đại đều đứng trên nền móng đó.

Nhưng khi transistor tiến xuống kích thước chỉ vài nanomet, câu hỏi ngày càng khó tránh là: sau silicon sẽ là gì?

Câu trả lời có lẽ không phải một nguyên tố mới đơn giản thay thế silicon trong mọi con chip.

Thay vào đó, một cuộc săn vật liệu đang diễn ra trên nhiều mặt trận: semiconductor hai chiều chỉ dày vài lớp nguyên tử, vật liệu topo có trạng thái dẫn điện đặc biệt ở bề mặt hoặc biên, vật liệu từ hai chiều dùng spin để lưu và xử lý thông tin, các cấu trúc moiré tạo ra khi xoắn những lớp tinh thể, cùng nhiều vật liệu lượng tử khác có tính chất không xuất hiện trong bán dẫn cổ điển.

Một số trong số đó đã bắt đầu bước ra khỏi phòng thí nghiệm.

Tháng 6/2026, imec cùng ASML và TSMC công bố một quy trình tích hợp transistor dựa trên vật liệu 2D ở wafer 300 mm — kích thước chuẩn của fab bán dẫn hiện đại. Họ trình diễn cả nFET MoS₂ và pFET dùng WS₂ hoặc WSe₂ với contacted poly pitch 50 nm; 94% transistor trong phép đánh giá đạt tỷ số dòng bật/tắt lớn hơn 10⁵.

Đó chưa phải chip thương mại hậu silicon.

Nhưng nó là dấu hiệu cho thấy cuộc đua đã bắt đầu chuyển từ câu hỏi “vật liệu này có hoạt động không?” sang “có thể đưa nó vào dây chuyền sản xuất thật hay không?”.

Vì sao silicon bắt đầu chạm những giới hạn khó hơn?

Silicon không đột nhiên trở thành vật liệu kém.

Ngược lại, ngành bán dẫn đã khai thác nó ở mức tinh vi đến mức đáng kinh ngạc.

Transistor đã chuyển từ cấu trúc phẳng sang FinFET, rồi gate-all-around nanosheet. Các kiến trúc CFET đang hướng tới xếp transistor n-type và p-type chồng lên nhau để tiếp tục tăng mật độ.

Nhưng thu nhỏ transistor không còn đem lại lợi ích đơn giản như trước.

Khi kênh dẫn quá ngắn và quá mỏng, việc kiểm soát dòng điện bằng gate trở nên khó hơn. Dòng rò tăng. Hiệu ứng lượng tử bắt đầu đáng kể. Điện trở ở tiếp xúc chiếm tỷ trọng lớn hơn. Nhiệt và năng lượng truyền dữ liệu giữa các khối trên chip cũng trở thành nút thắt.

Quan trọng hơn, chi phí để duy trì nhịp thu nhỏ tăng rất nhanh.

Vì vậy “hậu silicon” không nhất thiết có nghĩa silicon hết đường.

Nó có nghĩa ngành điện tử cần thêm những vật liệu và kiến trúc mới để tiếp tục tăng hiệu quả khi chỉ thu nhỏ silicon không còn đủ.

Ứng viên thực tế nhất: semiconductor hai chiều

Trong danh sách vật liệu hậu silicon, nhóm được nhắc tới nhiều nhất hiện nay là two-dimensional semiconductors.

Khác với silicon khối, các vật liệu này có thể tồn tại dưới dạng một hoặc vài lớp nguyên tử.

Ví dụ nổi bật gồm:

• molybdenum disulfide — MoS₂;
• tungsten disulfide — WS₂;
• tungsten diselenide — WSe₂.

Chúng thuộc họ transition-metal dichalcogenides, thường viết tắt là TMD.

Điểm hấp dẫn nhất của chúng không đơn giản là “mỏng”.

Một kênh transistor càng mỏng, gate càng có khả năng kiểm soát điện tích trong toàn bộ kênh. Trong silicon cực mỏng, bề mặt và giao diện có thể làm chất lượng điện tử suy giảm. Trong nhiều vật liệu 2D, các lớp nguyên tử được liên kết mạnh trong mặt phẳng nhưng tương tác yếu với lớp bên cạnh, tạo bề mặt kiểu van der Waals tương đối sạch.

Điều này khiến chúng trở thành ứng viên hấp dẫn khi chiều dày kênh tiến tới giới hạn nguyên tử.

Graphene nổi tiếng nhất, nhưng không phải ứng viên logic đơn giản nhất

Khi nói tới vật liệu 2D, graphene thường là cái tên đầu tiên xuất hiện.

Graphene chỉ dày một lớp carbon và có khả năng vận chuyển hạt tải rất tốt. Nó cực kỳ hấp dẫn cho cảm biến, điện tử tần số cao, quang điện tử và nhiều ứng dụng khác.

Nhưng graphene nguyên bản gần như không có band gap — khoảng năng lượng giúp transistor phân biệt trạng thái bật và tắt.

Điều đó làm nó khó trở thành vật liệu kênh logic CMOS trực tiếp.

MoS₂, WS₂ và WSe₂ thì khác: chúng có band gap phù hợp hơn để tạo transistor có tỷ số bật/tắt cao.

Đó là lý do cuộc đua logic hậu silicon hiện tập trung nhiều vào các TMD hơn là graphene.

Bước ngoặt: từ transistor đơn lẻ lên wafer 300 mm

Trong nghiên cứu vật liệu, một transistor đẹp trên mảnh mẫu nhỏ chưa nói nhiều về khả năng sản xuất.

Fab hiện đại cần hàng tỷ thiết bị gần như giống nhau, được chế tạo trên wafer lớn với quy trình lặp lại được.

Đây là nơi nhiều vật liệu mới thất bại.

Tháng 6/2026, imec, ASML và TSMC báo cáo một bước tiến quan trọng: quy trình tích hợp vật liệu 2D trên wafer 300 mm dùng các kỹ thuật tương thích hơn với môi trường fab.

Nhóm trình diễn nFET dùng MoS₂ và pFET dùng WS₂ hoặc WSe₂ với contacted poly pitch 50 nm. Theo imec, 94% transistor được đánh giá là hoạt động với tỷ số dòng cực đại/cực tiểu trên 10⁵.

Con số 50 nm ở đây không có nghĩa “node 50 nm”. Contacted poly pitch là một thước đo hình học gồm gate và vùng tiếp xúc, nên không thể so trực tiếp với tên node thương mại.

Điều đáng chú ý là họ có thể tích hợp cả hai cực tính transistor trên wafer 300 mm ở kích thước mang tính công nghiệp.

Đây là một bước cần thiết nếu TMD muốn đi từ nghiên cứu vật liệu sang logic CMOS thực tế.

Chip 2D đầu tiên có thể sống cùng silicon, không thay silicon

Một manh mối quan trọng cho tương lai xuất hiện trong công trình Nature năm 2025 về công nghệ ATOM2CHIP.

Thay vì cố làm toàn bộ hệ thống bằng vật liệu 2D, nhóm nghiên cứu tích hợp một mảng NOR flash dựa trên MoS₂ với chip CMOS silicon thông thường.

Hệ thống đạt yield toàn chip 94,34%, thời gian thao tác khoảng 20 ns và năng lượng xuống tới 0,644 pJ mỗi bit trong cấu hình được báo cáo.

Điểm lớn hơn các con số hiệu năng là triết lý kiến trúc:

vật liệu mới được đặt vào nơi nó có lợi thế, silicon tiếp tục làm phần mà silicon đã làm rất tốt.

Đây có thể là hình ảnh thực tế nhất của “hậu silicon”.

Không phải một ngày nhà máy ngừng dùng silicon.

Mà là chip dần trở thành một hệ thống dị thể gồm nhiều lớp và nhiều vật liệu.

Vì sao vật liệu 2D rất hợp với chip ba chiều?

Một trong những giới hạn lớn của chip hiện đại không chỉ là transistor, mà là dây nối.

Khi dữ liệu phải di chuyển xa trên chip, năng lượng và độ trễ tăng.

Cách giải quyết tự nhiên là xếp nhiều lớp logic và memory gần nhau hơn.

Nhưng chế tạo transistor silicon chất lượng cao thường cần nhiệt độ xử lý tương đối cao. Nếu xây tầng transistor mới trực tiếp trên tầng mạch đã hoàn thành, nhiệt có thể làm hỏng các lớp phía dưới.

Vật liệu 2D tạo ra một cơ hội: một số quy trình có thể được phát triển ở nhiệt độ phù hợp hơn với việc tích hợp trên các lớp đã tồn tại.

Vì vậy, TMD không chỉ được xem như vật liệu thay kênh silicon ở transistor tuyến đầu.

Chúng còn có thể xuất hiện trong memory, logic phụ hoặc các lớp active interconnect ở phía trên hoặc phía sau wafer.

imec đã mô tả chiến lược này như một phần của lộ trình CMOS 2.0: bổ sung vật liệu 2D vào những tầng cụ thể của hệ thống thay vì thay toàn bộ nền tảng silicon cùng lúc.

Nhưng “vật liệu lượng tử” còn rộng hơn semiconductor 2D

Thuật ngữ quantum materials không chỉ có nghĩa vật liệu dùng cho máy tính lượng tử.

Trong vật lý vật chất ngưng tụ, nó thường chỉ những hệ nơi hiệu ứng lượng tử tập thể tạo ra tính chất điện, từ hoặc quang học khác thường.

Danh sách có thể bao gồm:

• topological insulators và topological semimetals;
• 2D magnets;
• moiré materials;
• superconductors;
• strongly correlated materials;
• Mott insulators;
• các hệ van der Waals có spin, valley hoặc exciton đặc biệt.

Nhiều vật liệu trong số này không cạnh tranh trực tiếp với silicon CMOS.

Chúng có thể tạo ra những loại linh kiện hoàn toàn khác.

Vật liệu topo: dẫn điện ở nơi đáng lẽ không dẫn

Topological materials là một trong những nhánh kỳ lạ nhất.

Trong một topological insulator lý tưởng, phần khối của vật liệu có thể cách điện trong khi bề mặt hoặc cạnh lại chứa trạng thái dẫn điện được bảo vệ bởi cấu trúc topo của trạng thái lượng tử.

Ý tưởng hấp dẫn là tạo kênh truyền điện ít nhạy hơn với một số loại tán xạ hoặc khiếm khuyết.

Các hệ topo cũng có thể khóa spin với hướng chuyển động của electron, khiến chúng đáng chú ý cho spintronics và công nghệ lượng tử.

Nhưng khoảng cách tới điện tử đại trà vẫn lớn.

Nhiều hiệu ứng đẹp nhất chỉ xuất hiện ở nhiệt độ thấp, trong mẫu cực sạch hoặc dưới điều kiện chế tạo khó duy trì ở quy mô công nghiệp.

Vì vậy, vật liệu topo hiện nên được xem là nền tảng khám phá linh kiện mới hơn là ứng viên thay CPU silicon trong tương lai gần.

Spintronics: dùng spin thay vì chỉ dùng điện tích

CMOS truyền thống biểu diễn thông tin chủ yếu bằng việc điều khiển điện tích.

Electron còn có một thuộc tính lượng tử khác: spin.

Spintronics khai thác thuộc tính này để lưu hoặc xử lý thông tin.

Thực ra spintronics không còn hoàn toàn là công nghệ tương lai. Magnetic tunnel junction đã được dùng trong MRAM.

Nhưng vật liệu lượng tử mở ra những khả năng mới: điều khiển spin bằng dòng điện nhỏ hơn, tạo spin-orbit torque hiệu quả hơn hoặc kết hợp logic và memory gần nhau hơn.

Các vật liệu từ 2D đặc biệt hấp dẫn vì từ tính của chúng có thể thay đổi bằng điện trường, stacking, strain hoặc cách xoắn các lớp.

Nếu kiểm soát được ở nhiệt độ hoạt động thực tế, chúng có thể tạo linh kiện vừa tính toán vừa lưu trạng thái — một hướng quan trọng cho điện toán tiết kiệm năng lượng.

Moiré materials: xoắn hai lớp để “thiết kế” vật liệu mới

Một trong những ý tưởng đẹp nhất của vật lý vật liệu hiện đại là đôi khi không cần tổng hợp một hợp chất hoàn toàn mới.

Chỉ cần xếp hai lớp vật liệu 2D lên nhau và xoay chúng một góc nhỏ.

Sự lệch giữa hai mạng tinh thể tạo ra một hoa văn giao thoa gọi là moiré superlattice.

Hoa văn này làm thay đổi cách electron chuyển động và tương tác, từ đó có thể tạo ra trạng thái điện tử hoàn toàn khác so với từng lớp riêng lẻ.

Trong các hệ moiré, nhà nghiên cứu đã quan sát hoặc theo đuổi nhiều hiện tượng như superconductivity, correlated insulating states, magnetism và các pha topo.

Điểm hấp dẫn là vật liệu trở nên “có thể lập trình” bằng hình học:

đổi góc xoắn → đổi band structure → đổi tương tác → đổi trạng thái lượng tử.

Đây gần giống việc thiết kế vật liệu sau khi đã tạo ra từng lớp nguyên tử.

Moiré chưa phải công nghệ fab

Tuy nhiên, đây cũng là ví dụ rõ cho khoảng cách giữa vật lý đẹp và kỹ thuật sản xuất.

Giữ góc xoắn chính xác trên diện tích lớn rất khó.

Các hệ có thể nhạy với strain, disorder và sai lệch nhỏ.

Nhiều hiệu ứng cần nhiệt độ thấp.

Vì vậy moiré electronics hiện phần lớn vẫn là sân chơi nghiên cứu cơ bản và thiết bị lượng tử chuyên biệt.

Nhưng nó mở ra một khái niệm quan trọng: trong tương lai, kỹ sư có thể không chỉ chọn vật liệu từ bảng tuần hoàn.

Họ còn có thể thiết kế tính chất lượng tử bằng cách xếp lớp vật liệu.

Vật liệu mới có thể thay đổi cả memory

Logic không phải nơi duy nhất cần đột phá.

Hệ thống AI hiện đại tốn rất nhiều năng lượng để di chuyển dữ liệu giữa bộ nhớ và bộ xử lý.

Điều này khiến những vật liệu có thể tạo memory nhanh, bền, không mất dữ liệu khi mất điện hoặc thậm chí thực hiện tính toán ngay trong memory trở nên rất hấp dẫn.

Các vật liệu 2D đang được nghiên cứu cho memristor, flash, ferroelectric device và nhiều kiến trúc neuromorphic.

Lợi thế tiềm năng là chúng có thể tạo phần tử rất mỏng, xếp chồng dày đặc và tích hợp gần logic.

Nếu thành công, tác động có thể lớn hơn việc chỉ làm transistor nhanh hơn một chút.

Nó có thể thay đổi kiến trúc của máy tính.

Neuromorphic computing cần vật liệu “không giống transistor”

Não người không tách bộ nhớ khỏi xử lý theo cách máy tính von Neumann thông thường.

Synapse vừa lưu trọng số vừa tham gia xử lý tín hiệu.

Neuromorphic computing cố gắng xây phần cứng có hành vi tương tự.

Để làm điều đó, kỹ sư cần thiết bị có nhiều trạng thái dẫn điện, có thể thay đổi dần theo lịch sử tín hiệu và tiêu thụ ít năng lượng.

Một số memristor dựa trên vật liệu 2D, oxide, ferroelectric hoặc correlated materials có thể cung cấp hành vi như vậy.

Ở đây, câu hỏi “sau silicon là gì?” có một câu trả lời rất khác:

không phải transistor tốt hơn, mà là loại linh kiện khác transistor.

Điện tử lượng tử có thể đòi hỏi vật liệu được sinh ra cho qubit

Máy tính lượng tử là một nhánh khác hoàn toàn.

Silicon vẫn có vai trò lớn — ví dụ trong spin qubit — nhưng nhiều nền tảng khác dựa trên superconductors, semiconductor–superconductor hybrids, defect centers, topological states hoặc vật liệu 2D.

Ở đây, tiêu chí tối ưu không phải chỉ là dòng bật/tắt hay mobility.

Vật liệu phải duy trì coherence, cho phép điều khiển trạng thái lượng tử chính xác và có thể tích hợp với hệ đọc tín hiệu.

Do đó, “vật liệu lượng tử cho điện tử tương lai” thực ra gồm ít nhất hai cuộc đua:

• vật liệu mới để kéo dài và cải tiến điện tử cổ điển;
• vật liệu mới để xây điện tử lượng tử mà CMOS thông thường không thể thực hiện.

Trở ngại lớn nhất không phải tìm ra vật liệu có tính chất đẹp

Lịch sử nghiên cứu vật liệu đầy những ví dụ có thông số xuất sắc trong paper nhưng không trở thành công nghệ.

Để thay đổi ngành bán dẫn, một vật liệu phải vượt qua nhiều bài kiểm tra cùng lúc.

Nó phải:

• được tạo trên diện tích lớn với độ đồng đều cao;
• có mật độ khuyết tật thấp;
• tạo tiếp xúc điện trở thấp;
• có thể doping hoặc điều khiển cực tính ổn định;
• chịu được các bước chế tạo tiếp theo;
• tương thích với dielectric chất lượng cao;
• hoạt động ổn định qua hàng tỷ chu kỳ;
• có biến thiên nhỏ giữa hàng tỷ transistor;
• phù hợp với thiết bị lithography và metrology hiện có;
• có chuỗi cung ứng đủ sạch và đủ lớn.

Đó là lý do silicon khó bị thay thế.

Không chỉ vì tính chất vật lý của nó tốt, mà vì cả một hệ sinh thái trị giá hàng nghìn tỷ USD đã được xây quanh nó.

Contact resistance đang là một nút thắt của transistor 2D

Một kênh nguyên tử có thể rất tốt nhưng vẫn vô ích nếu electron khó đi từ kim loại vào kênh.

Khi transistor co lại, điện trở ở source và drain chiếm tỷ lệ ngày càng lớn trong tổng điện trở.

Đây là một trong những vấn đề trung tâm của TMD transistor.

Các nhóm nghiên cứu đang thử nhiều chiến lược: contact kiểu van der Waals, edge contact, doping vùng tiếp xúc, lựa chọn kim loại và thiết kế cấu trúc mới.

Thực tế imec nhấn mạnh chính contact scaling là một trong các trở ngại khiến nhiều transistor 2D trước đây có kênh nhỏ nhưng footprint toàn thiết bị vẫn lớn.

Việc đạt 50 nm contacted poly pitch trong trình diễn 2026 vì thế có ý nghĩa lớn hơn chỉ việc “làm transistor 2D”.

pFET là bài toán khó không kém nFET

CMOS cần hai loại transistor bổ sung: nFET và pFET.

Một vật liệu chỉ làm tốt một cực tính chưa đủ để xây logic hiệu quả.

Trong nhiều năm, các transistor 2D n-type tiến nhanh hơn p-type.

WSe₂ và một số TMD khác hiện được nghiên cứu mạnh để lấp khoảng cách này.

Công trình tích hợp wafer 300 mm năm 2026 của imec–ASML–TSMC đáng chú ý chính vì trình diễn cả nFET lẫn pFET trong một quy trình CMOS-like.

Đây vẫn chưa phải CMOS 2D hoàn chỉnh có thể cạnh tranh với node hàng đầu, nhưng nó đánh trúng một trong những điều kiện cần của sản xuất logic thực tế.

Silicon vẫn đang tiếp tục tiến hóa

Bất kỳ bài viết nào về “sau silicon” cũng dễ tạo cảm giác silicon đã đi tới đường cùng.

Thực tế không phải vậy.

Trong lúc vật liệu 2D được phát triển, ngành vẫn tiếp tục đẩy silicon bằng:

• gate-all-around transistor;
• CFET;
• backside power delivery;
• 3D stacking;
• chiplet;
• advanced packaging;
• monolithic 3D integration.

Điều này có nghĩa vật liệu mới không cạnh tranh với một công nghệ đứng yên.

Chúng phải cạnh tranh với một nền tảng silicon liên tục được cải thiện.

Vì thế, tương lai có thể là “more than silicon” chứ không phải “no silicon”

Cách nhìn thực tế nhất hiện nay là silicon sẽ tiếp tục giữ vai trò nền tảng, trong khi các vật liệu khác được đưa vào từng phần của hệ thống.

Một chip tương lai có thể có:

• logic silicon hiệu năng cao ở tầng chính;
• transistor 2D ở các tầng cực mỏng phía trên;
• MRAM hoặc memristor cho bộ nhớ gần compute;
• III-V material cho RF hoặc photonics;
• quantum material cho cảm biến hoặc accelerator chuyên dụng.

Đó là một kiến trúc dị thể hơn nhiều so với hình dung “một wafer, một vật liệu”.

Cuộc săn vật liệu ngày càng được hỗ trợ bởi AI

Không gian vật liệu là khổng lồ.

Chỉ cần thay thành phần hóa học, số lớp, stacking, strain, defect hoặc góc xoắn là tính chất có thể thay đổi mạnh.

Machine learning và mô phỏng vật liệu đang được dùng để sàng lọc các ứng viên trước khi tổng hợp.

Kết hợp với self-driving laboratory, quá trình trong tương lai có thể trở thành một vòng kín:

AI đề xuất vật liệu → robot tổng hợp → thiết bị đo → mô hình cập nhật → đề xuất vật liệu tiếp theo.

Nếu vòng lặp này trưởng thành, tốc độ tìm vật liệu điện tử có thể tăng đáng kể so với cách thử nghiệm tuần tự truyền thống.

Vật liệu thắng cuộc sẽ phải thắng cả vật lý lẫn kỹ thuật

Đây là bài học quan trọng nhất của cuộc đua hậu silicon.

Không đủ để một vật liệu có mobility cao nhất.

Không đủ để một paper chứng minh transistor ngắn nhất.

Không đủ để tạo một trạng thái lượng tử đẹp ở 2 kelvin.

Một công nghệ điện tử thực tế phải đồng thời giải được bài toán:

vật lý + chế tạo + độ tin cậy + tích hợp + chi phí.

Chính vì vậy, các cột mốc như wafer 300 mm, yield, contact pitch và compatibility với CMOS quan trọng không kém những kỷ lục vật liệu.

“Sau silicon” có thể không có một người kế vị

Nếu lịch sử transistor khiến chúng ta quen với việc tìm một vật liệu thống trị, tương lai có thể rất khác.

Silicon có thể vẫn là xương sống.

MoS₂ hoặc WSe₂ có thể giúp transistor tiếp tục mỏng đi hoặc tạo thêm tầng logic.

Vật liệu từ có thể đưa memory sát compute.

Topological materials có thể tạo kênh spin hoặc linh kiện lượng tử chuyên biệt.

Moiré systems có thể trở thành nền tảng để “thiết kế” trạng thái lượng tử theo cách chưa từng có.

Và nhiều ứng viên hiện chưa nổi bật có thể xuất hiện nhờ AI và tự động hóa khám phá vật liệu.

Do đó, câu hỏi đúng có lẽ không còn là:

“Vật liệu nào sẽ thay silicon?”

Mà là:

“Mỗi phần của máy tính tương lai nên được làm bằng vật liệu nào?”

Cuộc cách mạng tiếp theo của điện tử có thể không đến từ việc tìm ra một silicon mới.

Nó có thể đến từ khả năng ghép nhiều loại vật chất — mỗi loại khai thác một hiệu ứng điện tử hoặc lượng tử khác nhau — thành một hệ thống duy nhất.

Và khi đó, chip sẽ không chỉ nhỏ hơn.

Nó có thể bắt đầu tính toán theo những cách mà silicon thuần túy chưa từng được thiết kế để làm.

Nguồn tham khảo

• imec, ASML & TSMC, 2026 — 300 mm integration route for 2D-material n- and pFETs.
• Nature 2025 — A full-featured 2D flash chip enabled by system integration.
• Nature Communications 2026 — Challenges and prospects of 2D electronics for future monolithic complementary field-effect transistors.
• ACS Nano 2026 — Two-Dimensional Semiconductors for Postsilicon Electronics.
• imec — 2D-material based devices in the logic scaling roadmap.