Transistor đã chạm một “bức tường” vật lý: Chip mới dùng quantum tunnelling để đi xuyên qua nó

Trong nhiều thập kỷ, ngành bán dẫn đã làm transistor nhỏ hơn để chip nhanh hơn và tiết kiệm điện hơn. Nhưng có một giới hạn không thể giải quyết chỉ bằng cách tiếp tục thu nhỏ: ở nhiệt độ phòng, cách transistor MOSFET thông thường bật và tắt bị ràng buộc bởi phân bố nhiệt của electron. Giới hạn đó thường được gọi là “Boltzmann tyranny”.

Một nghiên cứu công bố ngày 27/8/2026 trên Science cho thấy một hướng đi khác. Thay vì bắt electron phải có đủ năng lượng để vượt qua một rào thế như trong transistor thông thường, nhóm nghiên cứu do Hong Kong Polytechnic University dẫn dắt chế tạo một tunnelling field-effect transistor — TFET dựa trên dị cấu trúc hai chiều bismuth/indium selenide (Bi/InSe), cho phép hạt tải đi qua rào năng lượng bằng quantum tunnelling.

Kết quả đáng chú ý không chỉ là transistor vượt mốc 60 mV/dec. TFET đã làm được điều đó trong phòng thí nghiệm từ nhiều năm trước. Điều khó hơn là vừa có độ dốc chuyển mạch rất dốc, vừa duy trì dòng điện đủ lớn để có ý nghĩa với mạch logic thực tế.

Thiết bị Bi/InSe mới đạt dòng I₆₀ tới khoảng 10 µA/µm và tỷ lệ dòng bật/tắt lớn hơn 10⁷, trong khi duy trì đáp ứng dưới giới hạn Boltzmann qua sáu bậc độ lớn của dòng điện.

Đây chưa phải một “chip lượng tử” và cũng chưa phải bộ xử lý hoàn chỉnh. Nó là một transistor nguyên mẫu — một viên gạch cơ bản có thể giúp các thế hệ chip tương lai giảm điện áp vận hành và mức tiêu thụ năng lượng nếu công nghệ có thể được sản xuất ở quy mô lớn.

“Bức tường” mà transistor đang gặp thực ra là gì?

Transistor MOSFET trong chip hiện đại hoạt động gần giống một chiếc van điện tử. Điện áp ở cổng gate điều khiển khả năng electron đi từ cực nguồn source sang cực máng drain.

Ở trạng thái tắt, một rào năng lượng ngăn phần lớn electron đi vào kênh dẫn. Khi điện áp gate thay đổi, rào này được hạ xuống. Khi đủ nhiều electron có năng lượng vượt qua rào, dòng điện tăng nhanh và transistor chuyển sang trạng thái bật.

Cơ chế này được gọi là thermionic emission — phát xạ nhiệt qua rào thế.

Vấn đề là electron trong vật liệu không có cùng một mức năng lượng. Ở nhiệt độ khác không, chúng phân bố theo thống kê Fermi–Dirac và luôn có một “đuôi” các hạt mang năng lượng cao. Chính sự phân bố nhiệt này giới hạn mức độ sắc bén mà một MOSFET lý tưởng có thể chuyển từ OFF sang ON.

Ở khoảng nhiệt độ phòng, giới hạn nổi tiếng đó tương ứng với subthreshold swing tối thiểu khoảng 60 mV/decade.

60 mV/dec không có nghĩa transistor chỉ cần 60 mV để bật

Con số 60 mV/dec thường bị diễn giải sai.

Nó không phải “điện áp hoạt động tối thiểu của transistor là 60 mV”. mV/dec là số millivolt cần thay đổi ở gate để dòng điện tăng hoặc giảm một bậc thập phân — tức gấp 10 lần.

Ví dụ, nếu cần thay đổi dòng điện từ trạng thái OFF sang ON qua 7 bậc độ lớn, một MOSFET lý tưởng ở giới hạn 60 mV/dec đã cần khoảng 420 mV chỉ cho vùng chuyển tiếp dưới ngưỡng:

7 × 60 mV ≈ 420 mV.

Thiết bị thực còn phải chừa biên cho nhiễu, biến thiên chế tạo, điện áp ngưỡng và khả năng kéo tải. Vì vậy điện áp nguồn không thể tiếp tục giảm cùng tốc độ với kích thước transistor.

Đây là một trong những lý do ngành bán dẫn gặp bài toán năng lượng ngày càng khó: transistor nhỏ hơn nhưng điện áp không thể giảm tương ứng, khiến mật độ công suất và nhiệt trở thành nút thắt.

Quantum tunnelling thay đổi luật chơi bằng cách nào?

TFET không cố làm electron “nhảy cao hơn” qua rào năng lượng.

Nó thay cơ chế vận chuyển điện tích.

Trong cơ học lượng tử, một hạt không được mô tả như một viên bi có vị trí tuyệt đối, mà bằng hàm sóng. Nếu một rào năng lượng đủ mỏng, hàm sóng có thể mở rộng sang phía bên kia của rào. Khi đó tồn tại xác suất hạt xuất hiện ở phía bên kia dù về mặt vật lý cổ điển nó không có đủ năng lượng để vượt lên trên rào.

Hiện tượng đó là quantum tunnelling — xuyên hầm lượng tử.

Trong TFET, gate điều khiển sự thẳng hàng giữa các dải năng lượng ở source và channel. Khi transistor ở trạng thái OFF, các trạng thái năng lượng phù hợp để electron tunnelling gần như không chồng lên nhau. Khi điện áp gate dịch chuyển các dải năng lượng tới vị trí thích hợp, electron có thể tunnel trực tiếp từ dải hóa trị sang dải dẫn.

Quá trình này được gọi là band-to-band tunnelling.

Điểm quan trọng là dòng điện không còn phụ thuộc trực tiếp vào phần đuôi nhiệt của phân bố electron giống thermionic emission. Vì vậy, về nguyên tắc, TFET có thể chuyển mạch với độ dốc thấp hơn 60 mV/dec ở nhiệt độ phòng.

Vậy tại sao TFET chưa thay thế MOSFET từ lâu?

Ý tưởng TFET không mới. Các nghiên cứu về transistor xuyên hầm đã kéo dài hàng thập kỷ, và nhiều thiết bị trước đây từng đạt subthreshold swing dưới 60 mV/dec.

Thậm chí năm 2015, một TFET sử dụng germanium và MoS₂ siêu mỏng đã được báo cáo trên Nature với subthreshold swing tối thiểu chỉ 3,9 mV/dec.

Nếu chỉ nhìn vào con số đó, có thể tưởng vấn đề đã được giải quyết.

Nhưng TFET có một điểm yếu dai dẳng: dòng ON thường quá thấp.

Quantum tunnelling là hiệu ứng có xác suất. Nếu rào tunnel quá dày, sai lệch dải năng lượng không tối ưu hoặc khối lượng hiệu dụng của hạt tải quá lớn, dòng xuyên hầm giảm theo hàm mũ.

Transistor có thể bật cực kỳ sắc nhưng chỉ cho một lượng dòng nhỏ. Điều đó khiến nó khó sạc và xả điện dung của các cổng logic tiếp theo với tốc độ đủ cao.

Nói cách khác, một công tắc bật rất đẹp trên biểu đồ chưa chắc đã kéo nổi một mạch thực tế.

Thông số I60 giải quyết đúng điểm yếu đó

Bài báo mới trên Science tập trung vào một đại lượng gọi là I₆₀.

Đây là mức dòng mà tại đó TFET đạt subthreshold swing 60 mV/dec. Nếu thiết bị chỉ xuống dưới giới hạn Boltzmann ở vùng dòng cực thấp, thành tích đó ít có giá trị với logic tốc độ cao. Ngược lại, một I₆₀ lớn cho thấy transistor vẫn giữ được chuyển mạch dốc khi đã có dòng đáng kể.

TFET Bi/InSe của nhóm đạt I₆₀ lên tới khoảng 10 µA/µm, đồng thời có tỷ lệ ON/OFF lớn hơn 10⁷.

Theo bài báo, thiết bị duy trì subthreshold swing dưới 60 mV/dec qua khoảng sáu bậc độ lớn dòng điện.

Đây là phần khiến nghiên cứu đáng chú ý hơn một kỷ lục subthreshold swing đơn lẻ.

Hai vật liệu 2D: bismuth và indium selenide

Chìa khóa của thiết bị là một dị cấu trúc siêu mỏng làm từ bismuth (Bi) và indium selenide (InSe).

Ở dạng khối, bismuth thường được xem là một semimetal. Nhưng khi bị giới hạn xuống kích thước hai chiều thích hợp, cấu trúc điện tử của nó thay đổi và vật liệu có thể thể hiện đặc tính bán dẫn.

Nhóm nghiên cứu khai thác hiệu ứng giam giữ lượng tử này để điều chỉnh bandgap và vị trí các dải năng lượng của Bi.

Bi sau đó được ghép với InSe — một bán dẫn lớp thuộc họ vật liệu van der Waals. Mục tiêu là tạo một cấu hình dải năng lượng nơi electron có thể tunnel hiệu quả từ một vật liệu sang vật liệu kia khi gate bật thiết bị.

Trong TFET, điều này cực kỳ quan trọng. Chỉ cần sai khác nhỏ về band alignment, độ sạch interface hoặc độ dày lớp tunnel cũng có thể làm dòng giảm mạnh.

Interface sạch có thể quan trọng không kém bản thân vật liệu

Một trong những thách thức lớn nhất của heterostructure là interface — vùng tiếp xúc giữa hai vật liệu.

Nếu bề mặt bị oxy hóa, nhiễm bẩn hoặc chứa nhiều trạng thái bẫy, điện tích có thể bị mắc kẹt. Các trap này làm méo đặc tuyến chuyển mạch và có thể tạo ra những tín hiệu tưởng như sub-60 mV/dec nhưng không phản ánh cơ chế tunnelling lý tưởng.

Nhóm của Prof. Jianhua Hao sử dụng pulsed laser deposition (PLD) để tạo các lớp Bi/InSe trong môi trường chân không, nhờ đó giảm tiếp xúc của interface mới hình thành với không khí.

Theo các tác giả, sự kết hợp giữa thiết kế vật liệu, interface sạch và band engineering là ba yếu tố giúp TFET đạt đồng thời độ dốc thấp và dòng điện cao.

Từ 800 mV xuống vùng 160 mV: con số này nên hiểu thế nào?

Thông cáo của Hong Kong Polytechnic University cho biết transistor hoạt động ở nhiệt độ phòng với gate-voltage range khoảng 160 mV, thấp hơn đáng kể so với khoảng 800 mV được viện dẫn cho MOSFET tiên tiến.

Con số này minh họa lợi thế tiềm năng của một công tắc có đặc tuyến rất dốc: không cần thay đổi gate voltage quá nhiều để đi từ dòng thấp sang dòng cao.

Tuy nhiên, không nên diễn giải điều này thành “chip dùng TFET sẽ chỉ cần nguồn 160 mV”.

Điện áp nguồn của một vi mạch hoàn chỉnh còn phụ thuộc điện áp ngưỡng, mức dòng yêu cầu, fan-out, nhiễu, độ biến thiên transistor, điện dung ký sinh, interconnect và kiến trúc mạch.

Đây là phép đo thiết bị và chỉ báo rất hứa hẹn cho voltage scaling, chưa phải thông số nguồn điện của một CPU thương mại.

Đi xuyên qua “bức tường” không có nghĩa phá vỡ cơ học lượng tử

Cách nói “transistor vượt giới hạn vật lý” cũng cần được hiểu chính xác.

TFET không phá vỡ giới hạn Boltzmann của MOSFET. Nó đổi cơ chế hoạt động để giới hạn đó không còn áp dụng theo cùng cách.

Giới hạn 60 mV/dec xuất phát từ thermionic emission trong transistor điều khiển dòng bằng rào nhiệt. TFET chuyển sang band-to-band tunnelling, nên nó không còn bị buộc phải tuân theo đúng giới hạn chuyển mạch nhiệt đó.

Một phép so sánh trực quan là chiếc xe gặp một ngọn núi. MOSFET cố cung cấp đủ năng lượng để xe leo qua đỉnh. TFET mở một đường hầm xuyên núi. Nó không làm ngọn núi biến mất và cũng không vi phạm định luật vật lý; nó dùng một con đường khác.

Đây có phải “chip lượng tử” không?

Không.

Quantum tunnelling là một hiệu ứng cơ học lượng tử, nhưng TFET vẫn là một transistor điện tử phục vụ logic cổ điển. Bit vẫn là 0 và 1; thiết bị không vận hành bằng qubit, chồng chập lượng tử hay thuật toán lượng tử.

Trên thực tế, nhiều linh kiện bán dẫn hiện đại vốn đã dựa trên vật lý lượng tử. Tunnel diode, flash memory, Josephson junction và nhiều cơ chế truyền tải ở nanomet đều liên quan đến tunnelling hoặc sự lượng tử hóa.

Điều mới ở đây là khai thác tunnelling như cơ chế đóng mở chính của một transistor logic có các thông số tiến gần yêu cầu thực tế hơn.

Vì sao AI khiến bài toán này trở nên cấp bách?

Chip AI hiện đại chứa hàng chục tỷ transistor và phải thực hiện khối lượng phép toán khổng lồ. Khi điện áp nguồn không thể giảm nhanh như kích thước transistor, năng lượng cho mỗi lần chuyển mạch không giảm đủ để bù cho mật độ transistor tăng lên.

Năng lượng động của mạch CMOS có quan hệ gần đúng:

E ∝ C × V²

Trong đó C là điện dung phải nạp/xả và V là điện áp.

Điều đó có nghĩa giảm điện áp là một trong những đòn bẩy mạnh nhất để giảm năng lượng, vì năng lượng biến thiên theo bình phương điện áp.

Một transistor có thể đạt tỷ lệ ON/OFF lớn ở điện áp thấp hơn vì vậy rất hấp dẫn cho AI accelerator, edge computing và thiết bị luôn bật.

Nhưng lợi ích ở cấp transistor chưa tự động chuyển thành tiết kiệm tương đương ở cấp chip. Interconnect, SRAM, clock tree, analog I/O và nhiều thành phần khác cũng tiêu tốn năng lượng.

TFET mới có thể được sản xuất hàng loạt không?

Đây là câu hỏi lớn nhất sau các con số điện học.

Nhóm nghiên cứu chế tạo cấu trúc trên substrate silicon kích thước centimet và nhấn mạnh PLD có thể mở rộng cho chế tạo vật liệu 2D diện tích lớn. Việc xây dựng thiết bị trên nền silicon cũng thuận lợi hơn so với một kiến trúc hoàn toàn tách khỏi hạ tầng bán dẫn hiện nay.

Tuy nhiên, từ một transistor thử nghiệm tới hàng tỷ transistor đồng nhất trên wafer là khoảng cách rất xa.

Một công nghệ logic thương mại phải giải quyết đồng thời:

• độ đồng đều của từng lớp vật liệu trên toàn wafer;
• kiểm soát chính xác độ dày ở cấp nguyên tử;
• điện trở tiếp xúc thấp;
• độ ổn định của interface;
• độ biến thiên điện áp ngưỡng giữa các transistor;
• độ bền qua hàng nghìn tỷ chu kỳ chuyển mạch;
• khả năng chế tạo cả transistor n-type và p-type cho logic bổ sung;
• tích hợp với interconnect, điện môi, quy trình lithography và thermal budget của CMOS;
• yield và chi phí đủ tốt cho sản xuất quy mô lớn.

Bài báo hiện tại chứng minh một thiết bị có các chỉ số điện rất quan trọng. Nó chưa chứng minh toàn bộ chuỗi công nghệ đó.

“Bức tường transistor” cũng không chỉ có một

Boltzmann limit là một giới hạn quan trọng, nhưng không phải rào cản duy nhất mà ngành chip đang đối mặt.

Khi transistor tiến vào kích thước vài nanomet, kỹ sư còn phải xử lý short-channel effects, leakage qua dielectric cực mỏng, điện trở tiếp xúc, điện dung ký sinh, biến thiên ngẫu nhiên ở cấp nguyên tử và độ trễ của dây dẫn.

Kiến trúc transistor cũng đã phải thay đổi nhiều lần: từ planar MOSFET sang FinFET, rồi gate-all-around nanosheet. Các thế hệ sau còn nghiên cứu CFET, transistor vật liệu 2D và xếp chồng 3D.

TFET không phải một cây đũa thần giải quyết tất cả những vấn đề này. Nó nhắm trực tiếp vào một bài toán cụ thể: làm công tắc điện tử dốc hơn để có thể tiếp tục hạ điện áp.

Tại sao nghiên cứu năm 2026 đáng chú ý nếu TFET đã tồn tại từ lâu?

Lịch sử TFET có một nghịch lý: thiết bị rất giỏi ở chỉ số khiến các nhà vật lý hào hứng nhưng thường yếu ở chỉ số khiến kỹ sư mạch quan tâm.

Subthreshold swing cực thấp chứng minh nguyên lý. Nhưng nếu dòng ON không đủ, transistor chuyển mạch chậm. Nếu tăng dòng bằng cách giảm bandgap hoặc làm barrier dễ tunnel hơn, dòng OFF lại có thể tăng. Nếu interface không đủ sạch, đặc tuyến xuống cấp. Nếu vật liệu quá khó sản xuất, công nghệ không thể đi xa khỏi phòng lab.

TFET Bi/InSe mới đáng chú ý vì các tác giả tuyên bố đã đẩy nhiều đại lượng khó tối ưu đồng thời vào một vùng tốt hơn: sub-60 mV/dec trên dải dòng rộng, I₆₀ ở mức µA/µm và ON/OFF trên 10⁷.

Đó là lý do bài báo dùng cụm từ “performance beyond the Boltzmann thermionic limit” thay vì chỉ báo cáo một kỷ lục độ dốc.

Một transistor chưa phải cuộc cách mạng chip — nhưng nó thay đổi câu hỏi

Trong nhiều năm, câu hỏi của CMOS là: chúng ta còn có thể làm rào thế thấp hơn bao nhiêu trước khi electron nhiệt làm transistor rò quá mạnh?

TFET đặt một câu hỏi khác: nếu không cần electron leo qua rào thì sao?

Quantum tunnelling cung cấp câu trả lời vật lý. Dị cấu trúc Bi/InSe mới cho thấy câu trả lời đó có thể đi kèm dòng điện lớn hơn đáng kể so với nhiều TFET trước đây.

Điều còn thiếu là câu trả lời công nghệ: có thể biến thiết bị này thành một quy trình đủ đồng đều, đủ bền và đủ rẻ để chế tạo hàng tỷ transistor hay không?

Nếu làm được, lợi ích lớn nhất có thể không nằm ở việc transistor “nhanh hơn” theo cách quen thuộc. Nó nằm ở khả năng tiếp tục hạ điện áp mà vẫn giữ một công tắc số rõ ràng — điều có thể giảm năng lượng cho mỗi phép toán vào thời điểm nhu cầu tính toán AI đang tăng rất nhanh.

Điều nghiên cứu này thực sự chứng minh

Có ba kết luận đáng giữ lại.

Thứ nhất, giới hạn 60 mV/dec không phải giới hạn cho mọi transistor. Nó là giới hạn nhiệt động học của cơ chế chuyển mạch thermionic trong MOSFET lý tưởng ở nhiệt độ phòng. Chuyển sang tunnelling cho phép đi dưới mốc đó.

Thứ hai, điểm mới không phải việc quantum tunnelling tồn tại hay TFET lần đầu vượt 60 mV/dec. Điểm quan trọng là thiết bị Bi/InSe đạt dòng hữu dụng hơn trong vùng sub-Boltzmann và tỷ lệ bật/tắt lớn.

Thứ ba, đây vẫn là nghiên cứu ở cấp transistor. Các cụm từ như “chip AI siêu tiết kiệm điện” nên được xem là hướng ứng dụng tiềm năng, không phải một sản phẩm đã sẵn sàng thay CMOS.

Nhưng đôi khi một công nghệ mới không cần phá vỡ một định luật vật lý. Nó chỉ cần nhận ra rằng con đường cũ đang bị định luật đó chặn lại — và tìm một cơ chế khác không phải đi qua cùng cánh cửa.

Nguồn tham khảo

• Zehan Wu và cộng sự, “Tunnel field-effect transistors exhibiting performance beyond the Boltzmann thermionic limit”, Science 393, 917–922, 2026.
• Hong Kong Polytechnic University, thông cáo nghiên cứu TFET Bi/InSe, 31/8/2026.
• Adrian M. Ionescu và Heike Riel, “Tunnel field-effect transistors as energy-efficient electronic switches”, Nature, 2011.
• Deblina Sarkar và cộng sự, “A subthermionic tunnel field-effect transistor with an atomically thin channel”, Nature, 2015.