Tag: bán dẫn
Cổng MOSFET cách điện, vì sao đóng cắt vẫn tốn năng lượng?
Điện tích cổng phải được nạp và xả trong mỗi chu kỳ. Chọn driver vì vậy cần xét Qg, tốc độ chuyển mạch và đánh đổi giữa tổn hao vớ...
Mỹ dự kiến hỗ trợ 389 triệu USD cho bán dẫn năng lượng
Bốn thư ý định trong chương trình CHIPS nhắm tới điện tử công suất, cấp điện cho AI và thạch anh siêu tinh khiết; kinh phí chưa đư...
Synaptics ra mắt Astra SR200: đưa AI đa phương thức vào vi điều k...
Dòng chip mới ghép CPU, NPU Coral và bộ nhớ trong cùng gói, nhắm tới camera, thiết bị đeo và điều khiển công nghiệp. Hiệu quả thực...
TSMC lãi quý III/2026 tăng gần 69%, chip 2 nm chiếm 8% doanh thu ...
Doanh thu TSMC đạt 46,72 tỷ USD; tỷ trọng công nghệ 2 nm bắt đầu rõ hơn trong cơ cấu sản xuất. Kết quả tài chính khác với dự báo t...
NVIDIA mở cuPotential, đưa AI vào mô phỏng nhà máy chip
Thư viện CUDA-X mới dùng mô hình học máy để tính tương tác nguyên tử, còn các đối tác đưa GPU vào quang khắc, plasma, đóng gói và ...
Microchip ra mắt bộ nguồn GaN chịu bức xạ 20 A cho vệ tinh
POL-05-20S-T chuyển đổi điện áp ngay gần tải, chịu tổng liều ion hóa 50 krad và đã có số lượng sản xuất. Đây là linh kiện chịu bức...
DRAM 4F² của CXMT: Trung Quốc đang thu hẹp khoảng cách bộ nhớ với...
CXMT nêu kế hoạch đưa 4F² vào DDR5 RDIMM trước cuối năm 2026. Diện tích ô nhớ nhỏ hơn có thể tăng mật độ, nhưng còn phải chứng min...
Từ phát minh đến nhà máy: Vì sao quy trình R&D bán dẫn tuần tự đa...
Bàn giao tuần tự khiến một vấn đề tích hợp có thể chỉ lộ ra khi nhiều công đoạn đã hoàn tất. R&D song song tìm cách giảm thời gian...
Chip mới phải chờ qua nhiều lần bàn giao: EPIC Center đưa R&D bán...
Applied Materials đưa các nhóm nghiên cứu vật liệu, thiết bị và sản xuất chip vào cùng một môi trường thử nghiệm. Mô hình tại EPIC...
Applied Materials mở trung tâm EPIC 5 tỷ USD để rút ngắn chu kỳ p...
Cơ sở R&D 600.000 feet vuông tại Sunnyvale đưa hãng chip, nhà cung cấp thiết bị và trường đại học vào cùng một không gian phát tri...
Microsoft đưa Maia 300 thành trụ cột suy luận AI từ năm 2027
Maia 300 dùng thiết kế chiplet, tám cụm HBM4 và rack 96 bộ tăng tốc. Microsoft dự kiến triển khai ở quy mô nhiều gigawatt từ năm 2...
GlobalFoundries hé lộ FDX Fusion: FD-SOI hướng tới chip AI vật lý
FDX Fusion gom logic, vô tuyến, bộ nhớ và quản lý nguồn trên một nền tảng FD-SOI. GlobalFoundries dự kiến có silicon thử nghiệm nă...
ASML và ZEISS phác thảo Hyper-NA EUV 0,75 NA, nhưng chưa cam kết ...
Thiết kế kế nhiệm High-NA có thể in chi tiết khoảng 5 nm và tái dùng nguồn sáng EUV, song vẫn là đề xuất nghiên cứu với chân trời ...
SUSS GT200 đưa tia UV vào quy trình làm sạch wafer 200 mm
GT200 kết hợp ngâm theo lô, xử lý từng wafer và oxy hóa cặn hữu cơ bằng UV trong một nền tảng. Máy hướng tới R&D và sản xuất quy m...
GPT-Synopsys sẽ vận hành công cụ EDA để thiết kế chip, nhưng kết ...
Mô hình chuyên biệt của OpenAI và Synopsys sẽ chạy các vòng tối ưu PPA và xác minh; hai hãng chưa công bố ngày bán hay số liệu hiệ...
Samsung: HBM có thể chiếm gần 30% công suất wafer DRAM năm 2027
Dự báo mới cho thấy bộ nhớ phục vụ AI đang giành thêm năng lực sản xuất DRAM, nhưng con số 30% là tỷ trọng wafer dự kiến chứ không...
Không chỉ GPU: Cuộc đua AI đang biến “đóng gói chip” thành ngành ...
AI accelerator hiện đại không còn là một GPU đơn lẻ mà là cả hệ thống chiplet, HBM và interconnect được ghép trong cùng package. C...
Khi transistor không thể nhỏ hơn nữa: Chip tương lai sẽ được xây ...
Ngành bán dẫn chưa thực sự chạm một bức tường khiến transistor không thể thu nhỏ thêm, nhưng việc tiếp tục “ép” mọi thứ trên một m...
