Startup quantum tương lai có thể chỉ thiết kế qubit rồi gửi file cho foundry sản xuất?

Một startup thiết kế chip AI không nhất thiết phải sở hữu fab trị giá hàng chục tỷ USD. Họ có thể thiết kế mạch, kiểm tra theo process design kit của foundry, hoàn tất tape-out rồi gửi dữ liệu sản xuất sang TSMC, GlobalFoundries hoặc một nhà máy khác.

Quantum computing phần lớn vẫn chưa hoạt động như vậy. Với superconducting qubit, nhiều đội phát triển hiện phải kiểm soát gần như cả chuỗi từ hình học qubit, vật liệu, Josephson junction, fabrication cho tới đóng gói và đo ở nhiệt độ cực thấp. Một thay đổi nhỏ trong quy trình chế tạo có thể làm tần số qubit lệch khỏi thiết kế hoặc kéo coherence đi xuống.

Nhưng năm 2026 xuất hiện ngày càng nhiều dấu hiệu cho thấy mô hình fabless–foundry đang được xây cho quantum hardware. Một preprint tháng 6/2026 có tên Fabless Quantum Chip Design and Commercial Production đề xuất cả một kiến trúc để startup chỉ tập trung vào thiết kế superconducting quantum chip, trong khi foundry chịu trách nhiệm biến thiết kế đã sign-off thành wafer. Đến tháng 9, dự án SUPREME của châu Âu cũng công khai mục tiêu cung cấp Process Design Kit cho trường đại học, SME và doanh nghiệp để họ phát triển thiết bị quantum trên một quy trình sản xuất ổn định hơn.

Viễn cảnh đó đã gần hơn vài năm trước. Nhưng nó chưa đơn giản tới mức “vẽ qubit, gửi file, nhận chip”. Chính những công cụ nằm giữa ba bước đó mới là phần quantum còn thiếu.

“Gửi file cho foundry” thực sự có nghĩa gì?

Trong chip cổ điển, file layout không đi thẳng từ máy tính của designer sang máy quang khắc. Thiết kế phải tuân theo PDK của foundry — tập hợp thông số quy trình, quy tắc hình học, model thiết bị và những giới hạn cho biết thứ gì nhà máy có thể sản xuất ổn định.

Một preprint khác công bố tháng 4/2026 mô tả pipeline tương tự cho superconducting quantum chip. Nhóm tác giả lấy GDSII làm nguồn dữ liệu layout chính, sau đó đưa thiết kế qua các bước PDK-based design rule checking (DRC), layout-versus-schematic (LVS), design for manufacturability (DFM), bố trí toàn wafer và cuối cùng là mask data preparation.

Đây mới là điểm gần với ngành semiconductor truyền thống. Một startup có thể thiết kế qubit trong phần mềm Q-EDA, dùng PCell đã được tham số hóa thay vì tự vẽ mọi cấu trúc từ đầu, chạy kiểm tra theo rule của foundry và chỉ gửi đi khi thiết kế đã vượt qua sign-off.

Nhưng quantum thêm một lớp khó: việc layout “đúng rule” chưa đảm bảo qubit sẽ có đặc tính lượng tử đúng như dự đoán.

Qubit không giống transistor chỉ vì cả hai đều nằm trên wafer

Superconducting qubit thường gồm các mạch siêu dẫn cùng Josephson junction — phần tử phi tuyến cực kỳ nhạy với kích thước, vật liệu và quy trình chế tạo. Tần số cộng hưởng, coupling, tổn hao điện môi và coherence đều có thể bị ảnh hưởng bởi sai lệch fabrication mà ở chip logic thông thường có thể không đáng kể.

Đó là lý do paper về fabless quantum không chỉ đề xuất PDK. Kiến trúc của nhóm còn cần các model card có truy vết, mô phỏng đa vật lý SPICE-Q, thư viện PCell, Q-EDA end-to-end và dữ liệu kiểm thử cryogenic quay ngược về hệ thống thiết kế.

Vòng phản hồi này đặc biệt quan trọng. Foundry có thể đo chiều rộng dây dẫn hoặc điện trở ở nhiệt độ phòng rất nhanh, nhưng hiệu năng thật của qubit chỉ lộ ra sau khi chip được đóng gói, đưa xuống nhiệt độ mili-kelvin và đo coherence, tần số, gate fidelity cùng các tương tác ký sinh.

Nói cách khác, một quantum PDK tốt không chỉ phải trả lời “đường kim loại nhỏ nhất có thể in là bao nhiêu”. Nó còn phải dần học được câu khó hơn: với quy trình này, layout như thế nào có xác suất cao tạo ra qubit đạt đặc tính mong muốn?

Châu Âu đang xây phần “PDK + pilot line”

Đây không chỉ là ý tưởng trong preprint. Ngày 2/9/2026, Fraunhofer EMFT công bố chi tiết về pilot line SUPREME, dự án gồm 23 đối tác tại 8 nước EU do VTT điều phối.

Mục tiêu của SUPREME là phát triển các quy trình ổn định hơn cho superconducting quantum chip, từ Josephson junction chế tạo bằng angle evaporation hoặc etching tới 3D integration. Hai từ khóa quan trọng là reproducibility và yield: một thiết kế chỉ có giá trị thương mại nếu foundry có thể làm lại nó nhiều lần với sai số đủ nhỏ.

Fraunhofer cho biết pilot line sẽ cung cấp PDK để trường đại học, SME và doanh nghiệp có thể tiếp cận những quy trình đã ổn định rồi xây thiết bị của riêng mình trên đó. Đây chính là mảnh ghép cần có nếu một startup quantum muốn tránh xây cleanroom từ đầu.

Ảnh wafer của SUPREME cũng cho thấy một mô hình quen thuộc trong ngành chip: multi-project wafer. Nhiều thiết kế có thể chia sẻ cùng một wafer hoặc cùng đợt fabrication, giúp các nhóm nhỏ thử chip mà không phải trả toàn bộ chi phí cho một run riêng.

Mỹ cũng đang dựng foundry dành riêng cho quantum

Ở Mỹ, cơ sở hạ tầng còn tiến gần hơn tới ngôn ngữ của ngành semiconductor. Tháng 5/2026, IBM và Bộ Thương mại Mỹ công bố Letter of Intent cho Anderon, một công ty độc lập dự kiến vận hành foundry quantum wafer 300 mm tại Albany, New York.

IBM nói Anderon trước tiên sẽ hỗ trợ wafer cho superconducting qubit và electronics liên quan. Kế hoạch bao gồm PDK riêng, in-line wafer testing, characterization và các baseline process route — đúng những thành phần cần thiết để khách hàng không phải tự phát triển quy trình fabrication cho từng chip.

Tuy vậy, Anderon ở thời điểm công bố vẫn là dự án đang được xây dựng theo LOI, không phải bằng chứng rằng bất kỳ startup nào hôm nay cũng có thể upload GDS rồi đặt mua một lô qubit như đặt ASIC.

GlobalFoundries cũng ra mắt Quantum Technology Solutions vào tháng 5/2026. Khác với một dự án chỉ nằm trên roadmap, GF cho biết họ đã có customer engagements và đang phát triển nền tảng manufacturing cho nhiều modality: superconducting, trapped-ion, photonic, topological và spin qubit, cùng cryogenic CMOS và advanced packaging.

Một số công ty quantum đã hợp tác với GF. Diraq, Equal1 và Quantum Motion đang dùng hoặc phát triển dựa trên các quy trình silicon/FDX cho cryogenic CMOS và spin qubit; PsiQuantum từ lâu theo mô hình dùng foundry semiconductor cho photonic quantum hardware. Những trường hợp này cho thấy việc tách design khỏi fab không còn hoàn toàn giả định — dù quy trình vẫn mang tính hợp tác kỹ thuật sâu hơn nhiều so với một dịch vụ tape-out tiêu chuẩn.

Startup quantum sẽ thay đổi ra sao nếu fabless thực sự hoạt động?

Chi phí cleanroom không phải rào cản duy nhất. Một đội tự fabrication qubit còn phải tuyển chuyên gia deposition, lithography, etching, metrology, packaging và vận hành cryogenic test. Mỗi thay đổi thiết kế lại có thể kéo theo một vòng tối ưu quy trình dài.

Nếu foundry cung cấp một process đủ ổn định cùng PDK đáng tin cậy, startup có thể dồn nguồn lực vào nơi tạo khác biệt: topology của qubit, coupler, error-correction architecture, cryogenic control, packaging hoặc quantum IP. Về mô hình kinh doanh, đây gần với cách Arm, NVIDIA hay hàng loạt startup semiconductor có thể xây sản phẩm mà không sở hữu nhà máy tiên tiến.

Paper tháng 6 thậm chí đi xa hơn, hình dung một thị trường quantum IP trong đó những block thiết kế đã được đặc tả và kiểm chứng có thể tái sử dụng. Một công ty khi đó có thể không cần thiết kế từng resonator, coupler hay readout structure từ con số không.

Nhưng phần này hiện vẫn là kiến trúc đề xuất trong preprint, chưa phải một thị trường IP thương mại đã hình thành.

Điểm nghẽn lớn nhất có thể là dữ liệu ở 10 mili-kelvin

Foundry cổ điển học rất nhanh vì mỗi wafer chứa lượng lớn transistor và có hệ thống đo inline cực kỳ trưởng thành. Quantum khó hơn vì chỉ số quan trọng nhất thường phải đo sau packaging trong dilution refrigerator — một quy trình chậm và đắt hơn nhiều.

Paper fabless liệt kê chính các yếu tố này như điều kiện để mô hình hoạt động: PDK phải trưởng thành, yield phải đủ tốt, throughput của cryogenic testing phải tăng, model phải dự đoán đủ chính xác, dữ liệu đo phải quay lại hiệu chỉnh PDK, và ranh giới IP giữa designer với foundry phải rõ.

Nếu thiếu vòng feedback đó, startup có thể gửi một layout hoàn toàn hợp lệ và vẫn nhận về wafer có qubit lệch tần số hoặc coherence không đạt yêu cầu. Foundry quantum vì thế không chỉ là “fab bình thường với vật liệu siêu dẫn”. Nó cần một dây chuyền dữ liệu nối fabrication với vật lý lượng tử sau chế tạo.

“Fabless quantum” đã bắt đầu, nhưng chưa tới thời điểm upload-and-order

Câu trả lời cho câu hỏi ban đầu vì vậy là: có thể — và ngành đang chủ động xây đúng mô hình đó. GDSII, PDK, DRC, foundry sign-off và multi-project wafer đều đang xuất hiện trong hệ sinh thái quantum, trong khi IBM, GlobalFoundries và pilot line châu Âu đang đầu tư vào năng lực sản xuất dùng chung.

Nhưng startup quantum tương lai sẽ không chỉ gửi một file chứa hình qubit rồi đứng ngoài mọi chuyện còn lại. Ít nhất trong giai đoạn đầu, họ vẫn cần hiểu sâu process của foundry, thiết kế theo các model đã hiệu chuẩn và phân tích dữ liệu cryogenic sau mỗi fabrication run.

Bước chuyển thực sự xảy ra khi một startup có thể thay đổi thiết kế qubit mà không phải đồng thời phát minh lại cả quy trình chế tạo. Khi PDK đủ chính xác để biến đặc tính vật lý ở 10 mili-kelvin thành những rule và model mà designer có thể tin cậy, quantum hardware mới tiến gần mô hình fabless đã làm ngành chip cổ điển bùng nổ.