AI trên điện thoại không chỉ cần chip nhanh hơn: “Cánh cổng” 5 lớp vật liệu 2D có thể giúp nhét nhiều bộ nhớ hơn vào cùng diện tích
Nhóm nghiên cứu tại USC chế tạo một selector hai cực từ năm lớp vật liệu van der Waals xếp chồng, nhằm chặn dòng rò trong các mảng nhớ crossbar mà không cần transistor truy cập cồng kềnh. Phiên bản dùng hBN đạt độ phi tuyến trên 10^7, hơn 10^12 chu kỳ và tốc độ chuyển mạch dưới 20 ns — nhưng hiện vẫn là linh kiện chế tạo trong phòng lab, chưa phải chip nhớ thương mại.
Một bộ xử lý AI nhanh hơn không tự động khiến điện thoại chạy được những mô hình lớn hơn. Khi số tham số tăng, phần cứng còn phải tìm chỗ chứa các trọng số của mô hình và liên tục đưa dữ liệu tới nơi tính toán. Vì vậy, khả năng nhét nhiều bộ nhớ hơn vào một diện tích nhỏ — đồng thời giữ điện năng và dòng rò trong tầm kiểm soát — là một phần khác của bài toán AI trên thiết bị.
Một nhóm do J. Joshua Yang tại University of Southern California (USC) dẫn dắt vừa tập trung vào một linh kiện ít được người dùng nghe tới nhưng lại quyết định mật độ của một số kiến trúc bộ nhớ mới: selector, hay phần tử chọn ô nhớ. Trong nghiên cứu đăng ngày 7/9/2026 trên Nature Electronics, nhóm báo cáo một selector hai cực được tạo từ năm lớp vật liệu van der Waals xếp dọc, đủ mỏng để đặt cùng ô nhớ và có khả năng hỗ trợ xếp chồng bộ nhớ theo chiều đứng.
Ở đây, “năm lớp” cần được hiểu chính xác là năm lớp vật liệu hai chiều trong một heterostructure — graphene/MoS2/lớp cản xuyên hầm/MoS2/graphene — chứ không phải toàn bộ linh kiện chỉ dày đúng năm nguyên tử. Nhóm thử hai vật liệu cho lớp cản trung tâm là hexagonal boron nitride (hBN) và gallium sulfide (GaS).
Ô nhớ càng nhiều, dòng điện đi “đường tắt” càng khó kiểm soát
Các kiến trúc bộ nhớ crossbar sắp các đường dẫn điện theo hàng và cột; mỗi giao điểm có thể chứa một phần tử nhớ. Cách bố trí này hấp dẫn vì rất gọn và có thể mở rộng thành các mảng lớn, đồng thời phù hợp với một số hướng computing-in-memory khi phép tính được thực hiện ngay trong mảng nhớ.
Nhưng crossbar có một vấn đề: khi hệ thống muốn đọc hoặc ghi một ô cụ thể, dòng điện có thể đi vòng qua các ô không được chọn. Những sneak currents này làm giảm biên đọc, tăng tiêu thụ điện và có thể gây lỗi khi số ô trong mảng tăng lên.
Một cách xử lý là đặt một transistor làm phần tử truy cập cho từng ô. Transistor điều khiển rất tốt, nhưng nó là linh kiện ba cực và chiếm diện tích đáng kể. Với mục tiêu xếp bộ nhớ thành nhiều tầng, transistor silicon truyền thống cũng trở thành một trở ngại vì không dễ đặt chồng trực tiếp thành các lớp dày đặc như các phần tử hai cực.
Selector là phương án khác. Nó phải gần như “đóng cửa” ở điện áp thấp để chặn dòng qua các ô không được chọn, nhưng khi điện áp đạt ngưỡng làm việc, dòng phải tăng rất nhanh để ô mục tiêu có thể được đọc hoặc ghi. Nói cách khác, selector càng phân biệt rõ trạng thái đóng và mở, mảng nhớ càng có cơ hội mở rộng mà không bị dòng rò lấn át.
Thay hàng rào phẳng bằng một hàng rào năng lượng có độ dốc
Điểm trung tâm của thiết kế mới không chỉ nằm ở việc dùng vật liệu hai chiều. Nhóm USC tạo một graded tunnel barrier — hàng rào xuyên hầm có độ dốc — thay vì một hàng rào năng lượng gần phẳng như nhiều selector trước đó.
Khi điện áp được đặt lên linh kiện, hàng rào này đồng thời trở nên mỏng hơn và thấp hơn. Cả hai thay đổi đều làm xác suất electron xuyên hầm tăng mạnh, khiến dòng điện tăng rất nhanh ở vùng điện áp cần thiết. Ngược lại, ở điện áp thấp, hàng rào vẫn giữ dòng ở mức nhỏ. Chính sự chênh lệch lớn giữa hai chế độ này tạo ra đặc tính phi tuyến mà selector cần.
Với cấu trúc graphene/MoS2/hBN/MoS2/graphene, nhóm nghiên cứu báo cáo độ phi tuyến trên 107, độ bền vượt 1012 chu kỳ chuyển mạch và thời gian chuyển mạch dưới 20 ns. Paper cũng ghi nhận sự phụ thuộc nhiệt độ nhỏ và độ biến thiên thấp giữa các thiết bị. Phiên bản dùng GaS làm lớp cản trung tâm hoạt động ở điện áp chỉ 2,5 V và đạt độ phi tuyến trên 106.
Trong thông cáo đi kèm, USC mô tả khả năng phân biệt trạng thái đóng–mở của selector mới tốt hơn khoảng 100 lần so với thiết bị tốt nhất trước đó mà nhóm dùng để so sánh. Con số này là cách trường đại học diễn giải benchmark của công trình; điều quan trọng hơn ở cấp linh kiện là tổ hợp đồng thời giữa độ phi tuyến, tốc độ, độ bền và khả năng xếp chồng.
Năm lớp siêu mỏng có thể giúp tăng mật độ bộ nhớ như thế nào?
Nếu một selector hai cực có thể đặt trực tiếp cùng phần tử nhớ, ô nhớ không cần dành diện tích cho transistor truy cập lớn hơn. Vật liệu van der Waals cũng có lợi thế hình học: các lớp hai chiều có thể xếp theo chiều đứng mà không cần các liên kết hóa học kiểu tinh thể ba chiều tại giao diện. Về nguyên tắc, điều này phù hợp với việc xây nhiều tầng nhớ thay vì chỉ thu nhỏ từng ô trên một mặt phẳng.
Nhóm đã tích hợp selector vào cấu hình một-selector–một-resistor (1S1R) và một-selector–một-capacitor (1S1C), cho thấy kiến trúc có thể ghép với cả các công nghệ nhớ không mất dữ liệu và mất dữ liệu. Đây là bằng chứng tích hợp ở cấp thiết bị, chưa phải một chip nhớ dung lượng lớn đã được chế tạo bằng quy trình công nghiệp.
Liên hệ với AI nằm ở chỗ những mô hình lớn cần rất nhiều bộ nhớ để chứa tham số. Trên điện thoại, không gian silicon, công suất và nhiệt đều bị giới hạn. Mật độ bộ nhớ cao hơn có thể giúp đưa nhiều trọng số hơn tới gần bộ xử lý, giảm áp lực phải phụ thuộc hoàn toàn vào máy chủ từ xa cho một số tác vụ. Nhưng selector không tự giải quyết toàn bộ “memory wall”: băng thông, năng lượng di chuyển dữ liệu, công nghệ ô nhớ, đóng gói, dung lượng DRAM và bộ nhớ flash vẫn là những biến số riêng.
Cũng cần tránh suy ra rằng một smartphone sắp có thể chạy nguyên vẹn mọi mô hình AI hiện chỉ hoạt động trong data center. Một số mô hình nhỏ và mô hình đã lượng tử hóa hiện đã có thể chạy cục bộ trên điện thoại; bài toán mà công trình này nhắm tới là làm cho các kiến trúc bộ nhớ tương lai dày đặc hơn và dễ xếp chồng hơn, từ đó tăng không gian thiết kế cho AI on-device.
Từ linh kiện thủ công tới wafer 12 inch còn một khoảng cách lớn
Giới hạn lớn nhất hiện tại nằm ở sản xuất. Theo USC, các selector trong nghiên cứu vẫn được lắp ráp thủ công trong phòng lab. Các vật liệu như graphene, MoS2, hBN và GaS đã rất quen thuộc trong nghiên cứu vật liệu hai chiều, nhưng việc tạo heterostructure đồng đều trên wafer 12 inch theo tiêu chuẩn foundry là một bài toán hoàn toàn khác.
Độ bền hơn một nghìn tỷ chu kỳ cũng không đồng nghĩa chip hoàn chỉnh sẽ có tuổi thọ tương ứng. Một sản phẩm thực tế còn có điện cực, đường dây, lớp cách điện, phần tử nhớ, mạch ngoại vi và các giao diện vật liệu khác; độ tin cậy của hệ thống được quyết định bởi thành phần yếu nhất. USC cũng cho biết khả năng chịu nhiệt của selector mới chưa được đo hệ thống theo cùng cách với thiết bị nhớ chịu nhiệt cao mà phòng lab này công bố trước đó.
Vì vậy, điều nghiên cứu đã chứng minh không phải là “bộ nhớ cho điện thoại AI đã được giải quyết”. Nó cho thấy một nút thắt cụ thể của bộ nhớ crossbar — phần tử chọn ô — có thể được thu gọn thành một cấu trúc hai cực rất mỏng mà vẫn giữ được độ phi tuyến, tốc độ và độ bền cao. Bước tiếp theo khó hơn là biến cấu trúc được xếp từng lớp trong lab thành một quy trình có thể tạo hàng tỷ linh kiện giống nhau trên wafer, rồi chứng minh mật độ và hiệu suất đó vẫn tồn tại ở cấp chip.
Nghiên cứu: Nature Electronics, DOI 10.1038/s41928-026-01704-2. Thông tin bổ sung và hình minh họa: USC Viterbi School of Engineering.
