Chip sau 2 nm không chỉ cần transistor nhỏ hơn: EPIC Center đang giải bài toán gì?

Một transistor cải thiện hiệu năng không tự động khiến cả chip cải thiện tương ứng. Tín hiệu vẫn phải đi qua các đường liên kết; chip vẫn cần được cấp điện, kết nối với bộ nhớ và ghép vào hệ thống. Khi xem lộ trình sau 2 nm, câu hỏi cần đặt ra là các phần ấy có phát triển ăn khớp với nhau hay không.

Trong thông cáo ra mắt EPIC Center, TSMC đề cập các hướng hợp tác sau 2 nm, gồm kiến trúc mới, đường dẫn điện trở thấp và đóng gói tiên tiến. Đây là định hướng R&D của đối tác, không phải công bố một sản phẩm đã đạt thông số thương mại.

Transistor, đường liên kết và đóng gói làm ba việc khác nhau

Transistor là phần tử chuyển mạch của mạch điện. Đường liên kết nối các phần tử và các khối chức năng. Đóng gói đưa die vào một cấu trúc có thể kết nối với thành phần khác. Các lớp này cùng ảnh hưởng tới hệ thống, nhưng một phép đo trên transistor không thay cho phép đo toàn chip.

Có thể dùng một ví dụ khái niệm: một khối xử lý hoàn thành công việc nhanh hơn, nhưng phải đợi dữ liệu từ bộ nhớ. Khi đó, phần thời gian chờ không biến mất chỉ vì khối xử lý nhanh hơn. Hiệu quả cuối cùng phụ thuộc công việc thực tế và mức độ đóng góp của từng phần.

Tương tự, một vật liệu phù hợp cho thành phần riêng lẻ vẫn cần được đánh giá khi ghép vào cấu trúc hoàn chỉnh. Điều kiện tạo ra vật liệu, công đoạn xử lý tiếp theo và phần tiếp xúc với vật liệu khác đều trở thành câu hỏi tích hợp.

Hợp tác với Intel cho thấy phạm vi công việc

Thông báo Applied–Intel ngày 6/10/2026 đặt transistor thế hệ tiếp theo, interconnect và đóng gói trong cùng chương trình hợp tác. Nội dung còn đề cập xếp chồng 3D dựa trên Foveros, với các mục tiêu về mật độ kết nối, cấp điện và đặc tính nhiệt.

Danh sách ấy giúp đọc đúng khái niệm tiến bộ của chip. Nó không chỉ là làm một chi tiết nhỏ đi, mà còn là làm nhiều thành phần phối hợp tốt hơn. Đóng gói 3D cũng tạo các yêu cầu kiểm chứng khác với việc đặt một die đơn vào vỏ, nên hiệu quả phải được đánh giá ở cấp cấu trúc phù hợp.

Các mục tiêu trong thông cáo chưa phải mức cải thiện đã đo cho một sản phẩm. Không nên lấy mô tả về mật độ kết nối rồi suy ra một tỷ lệ tăng tốc AI, hoặc xem một thay đổi về cấp điện là bằng chứng toàn hệ thống tiết kiệm năng lượng tương ứng.

EPIC đưa bài toán tương thích vào vòng thử nghiệm

Mô hình EPIC đưa vật liệu, thiết bị và công nghệ quy trình vào phát triển song song. Theo cách nhìn này, nhóm nghiên cứu không hoàn tất một lựa chọn rồi mới đợi nhóm khác đánh giá. Yêu cầu ở công đoạn sau có thể quay về điều chỉnh quyết định ở công đoạn trước.

Giả sử một hướng vật liệu cho kết quả tốt nhưng chỉ tương thích với một phạm vi điều kiện hẹp. Nhóm thiết bị có thể thử kiểm soát điều kiện ấy, trong khi nhóm tích hợp đánh giá phần quy trình còn lại. Nếu phương án chưa phù hợp, các bên biết cần thay đổi gì trước khi tiến xa hơn.

Ví dụ này minh họa phương pháp làm việc, không mô tả một dự án bí mật tại EPIC. Các nguồn công bố không cung cấp đủ dữ liệu để khẳng định một công nghệ cụ thể đã vượt qua mọi yêu cầu sản xuất.

Cần kiểm chứng ở đúng cấp độ

Một kết quả vật liệu, một transistor thử nghiệm, một chip mẫu và quy trình sản xuất hàng loạt là những cấp bằng chứng khác nhau. Để đánh giá một hướng phát triển, cần hỏi nhóm đã đo đối tượng nào, trong điều kiện nào và đã chứng minh khả năng lặp lại tới đâu.

Bài toán tiếp theo của EPIC vì vậy là biến những lựa chọn vật liệu và cấu trúc thành phương án tích hợp có thể triển khai. Kết quả đáng theo dõi sẽ là công nghệ nào được chuyển tới nhà máy, với điều kiện vận hành và mức độ ổn định nào, thay vì chỉ nhìn một mốc node trên lộ trình.

Ảnh khu North Lab của EPIC Center: Applied Materials. Nguồn chính thức được liên kết trong bài; các tình huống giả định chỉ phục vụ giải thích.