Chip tương lai có thể không chỉ tối ưu phép tính — mà tối ưu cả lượng entropy mỗi phép tính tạo ra

Một logic gate bình thường được đánh giá bằng những câu hỏi quen thuộc: nó tính đúng không, chạy nhanh đến đâu, dùng bao nhiêu năng lượng và chiếm bao nhiêu diện tích silicon. Stephen Whitelam tại Lawrence Berkeley National Laboratory vừa đặt thêm một câu hỏi ít xuất hiện trong specification của chip: phép tính này sẽ phát nhiệt ở đâu, và bao nhiêu?

Trong nghiên cứu được Physical Review E chấp nhận ngày 18/8/2026, Whitelam dùng genetic algorithm để thiết kế các logic gate nhiệt động lực học có thể thực hiện erasure và XOR. Thuật toán không chỉ học cách đạt fidelity cao. Nó còn có thể được yêu cầu giảm tổng lượng nhiệt sinh ra, hoặc giữ một vùng cụ thể của thiết bị mát hơn bằng cách đẩy phần dissipation sang các phần tử điều khiển.

Đây là chỗ ý tưởng “tối ưu entropy mỗi phép tính” cần được hiểu chính xác. Paper trực tiếp tính heat emission, không đo một đại lượng entropy production tổng quát cho cả thiết bị. Nhưng với một heat bath ở nhiệt độ cố định, nhiệt truyền vào môi trường tương ứng với thay đổi entropy của bath theo tỉ lệ Q/T. Vì vậy, công trình này đặt vấn đề thiết kế computation dưới góc thermodynamic cost, thay vì chỉ coi nhiệt là thứ xuất hiện sau khi phép tính đã được quyết định.

Landauer nói xóa một bit phải trả giá bằng nhiệt — nhưng máy thật trả nhiều hơn rất nhiều

Mối liên hệ giữa thông tin và nhiệt không mới. Năm 1961, Rolf Landauer chỉ ra rằng một thao tác xóa bit không thuận nghịch có giới hạn nhiệt động lực học tối thiểu là k_BT ln 2. Thí nghiệm sau này đã kiểm chứng giới hạn này trên những hệ vật lý đơn giản, cho thấy việc xử lý thông tin không thể hoàn toàn tách khỏi nhiệt động lực học.

Khoảng cách giữa giới hạn đó và computer thực tế lại rất lớn. Paper của Whitelam dẫn các ước tính rằng một logic operation trên CMOS tiêu tán cỡ 10⁴–10⁶ k_BT. Một phép toán floating-point dùng trong digital control có thể cần trên 10⁸ k_BT.

Điều thú vị là ngay cả những thí nghiệm tiến gần Landauer limit cũng thường chỉ tính nhiệt của phần tử đang lưu bit. Camera, amplifier, digitizer và processor điều khiển thí nghiệm vẫn dùng lượng năng lượng lớn hơn nhiều. Nói cách khác, một memory element có thể rất “tiết kiệm entropy”, trong khi bộ máy cần để bắt nó thực hiện đúng protocol lại cực kỳ đắt về nhiệt động lực học.

Whitelam muốn đưa phần điều khiển đó vào cùng một hệ nhiệt động lực học, để controller và bit đều hoạt động ở thang năng lượng gần thermal noise.

Thermodynamic computing chọn dùng noise thay vì chống lại nó

Digital logic thông thường cố làm các trạng thái 0 và 1 đủ cách xa thermal fluctuation để bit không tự lật. Chênh lệch năng lượng lớn làm tín hiệu đáng tin cậy hơn, nhưng đồng thời khiến mỗi lần switching tiêu tốn nhiều năng lượng hơn giới hạn nhiệt động lực học tối thiểu.

Thermodynamic computing đi theo triết lý ngược lại. Các degree of freedom trong thiết bị được đặt ở thang năng lượng gần k_BT, để chính thermal fluctuation có thể đẩy hệ thống di chuyển giữa các trạng thái. Thay vì triệt noise, người thiết kế cấu hình potential landscape và coupling sao cho chuyển động ngẫu nhiên đó thực hiện một phép tính hữu ích.

Trong mô hình mới, Whitelam chia thiết bị thành hai nhóm. Visible units lưu thông tin logic. Trạng thái 0 và 1 tương ứng với hai phía của một double-well potential. Hidden units đóng vai trò phần tử tính toán và điều khiển, với nonlinear potential cho phép cả mạng biểu diễn mapping phức tạp hơn một hệ tuyến tính.

Các unit tương tác với nhau thông qua coupling J_ij. Một genetic algorithm thay đổi các coupling và bias của hidden units cho tới khi dynamics tự nhiên của hệ biến input thành output mong muốn.

Điểm đáng chú ý là sau khi các tham số đã được xác định, gate chạy tự động theo Langevin dynamics. Không có một CPU bên ngoài phải liên tục đo trạng thái rồi ra lệnh từng bước cho hệ.

Cùng một XOR, nhưng có thể chọn ưu tiên fidelity hoặc nhiệt

Nhóm nghiên cứu huấn luyện hệ với ba objective khác nhau. Objective thứ nhất chỉ tối đa hóa xác suất phép tính đúng. Objective thứ hai yêu cầu fidelity đạt ít nhất khoảng 99,9% rồi mới giảm tổng nhiệt phát ra. Objective thứ ba vẫn giữ ngưỡng fidelity đó nhưng chỉ phạt nhiệt phát ra từ visible units — tức phần đang mang thông tin.

Sự khác biệt cho thấy một logic function không chỉ có một “thermodynamic implementation”. Với erasure, gate được tối ưu chủ yếu cho fidelity phát ra trung bình khoảng 846 k_BT. Khi genetic algorithm được yêu cầu giảm tổng nhiệt sau khi đạt fidelity cao, con số giảm xuống khoảng 77 k_BT — hơn một bậc độ lớn.

Với XOR, phiên bản tối ưu fidelity phát ra khoảng 3.407 k_BT. Phiên bản được tối ưu tổng nhiệt giảm còn khoảng 1.270 k_BT, tức tiết kiệm hơn 2.000 k_BT> và giảm khoảng 2,7 lần.

Các số này không phải năng lượng đo trên một chip được chế tạo. Chúng đến từ mô phỏng stochastic dynamics và được biểu diễn theo đơn vị thermal energy k_BT. Ý nghĩa của chúng nằm ở việc cùng một logic task và cùng một kiến trúc cơ bản có thể có nhiều trajectory vật lý khác nhau, mỗi trajectory mang một chi phí nhiệt khác nhau.

Thậm chí có thể chọn “đẩy” nhiệt sang vùng khác của chip

Kết quả lạ hơn xuất hiện khi objective không còn là giảm tổng nhiệt, mà là giữ visible unit mát nhất có thể.

Trong bài toán erasure, phiên bản tối ưu tổng nhiệt làm visible unit phát khoảng 44 k_BT. Khi genetic algorithm được yêu cầu giảm riêng nhiệt tại visible unit, phần tử này chuyển sang hấp thụ trung bình khoảng 8 k_BT từ môi trường. Đổi lại, tổng nhiệt của cả thiết bị tăng mạnh từ 77 lên 2.387 k_BT.

Không có năng lượng miễn phí ở đây. Controller đang đóng vai trò gần với một Maxwell demon nội tại: hidden units tương tác trực tiếp với trạng thái của visible unit và sắp xếp dynamics sao cho nhiệt được lấy khỏi vùng lưu thông tin, nhưng chính phần controller phải trả chi phí thermodynamic lớn hơn.

Với XOR, cùng trade-off xuất hiện theo cách ít cực đoan hơn. Khi tối ưu nhiệt tại visible units, dissipation của chúng giảm từ khoảng 997 xuống 134 k_BT — hơn bảy lần — nhưng tổng heat emission tăng lên hơn gấp đôi so với phiên bản tối ưu tổng nhiệt.

Đây có lẽ là phần có ý nghĩa nhất với kiến trúc chip. Thermal design hiện nay thường được xử lý sau khi logic đã được đặt: floorplanning tránh hotspot, heatsink lấy nhiệt ra khỏi die, DVFS giảm clock khi nhiệt độ cao. Công trình này đặt ra một khả năng khác: nơi nhiệt được tạo ra có thể trở thành một biến của chính quá trình thiết kế logic.

Entropy không còn chỉ là hậu quả của computation

Nếu một vùng chứa thông tin nhạy với nhiệt, người thiết kế có thể chấp nhận tổng năng lượng cao hơn để đưa dissipation sang một khu vực dễ tản nhiệt. Nếu mục tiêu là thiết bị edge chạy pin, objective có thể ưu tiên tổng heat emission. Nếu cần tăng reliability ở một register quan trọng, objective lại có thể penalize local heating tại register đó.

Trong cách nhìn này, compiler hoặc hardware synthesis tool tương lai về nguyên tắc không chỉ tìm mạch đạt latency, area và power budget. Nó có thể tìm một physical implementation thỏa thêm constraint về entropy flow hoặc spatial heat distribution.

Nhưng đó vẫn là extrapolation từ kết quả hiện tại. Paper chỉ chứng minh khả năng này trong một mô hình thermodynamic logic nhỏ với một hoặc hai visible units và mười hidden units. Nó chưa trình diễn một processor, chưa có layout silicon và chưa cho thấy cách objective thermodynamic sẽ scale tới hàng triệu gate.

Đây là mô phỏng, chưa phải chip mới

Giới hạn lớn nhất của nghiên cứu là phần cứng chưa tồn tại dưới dạng gate được chế tạo cho thí nghiệm này. Whitelam mô phỏng các degree of freedom tuân theo overdamped Langevin dynamics. Tác giả cho rằng các coupling và bias có thể được ánh xạ sang những tương tác vật lý điều chỉnh được, chẳng hạn resistance hoặc capacitance trong thermodynamic hardware, nhưng paper chưa thực hiện bước đó.

Việc huấn luyện cũng không rẻ. Tác giả ước tính riêng quá trình tìm cấu hình XOR cần khoảng 10¹⁴ MAC trên computer số, tương đương khoảng 100 joule theo giả định năng lượng mà paper sử dụng. Chi phí fabrication còn chưa được tính và có thể lớn hơn nhiều.

Lập luận của Whitelam là chi phí này có thể được amortize nếu một device được train một lần rồi chạy rất nhiều lần với năng lượng thấp. Nhưng điều đó mới có ý nghĩa khi hardware thực tế chứng minh được endurance, fabrication tolerance, calibration và reliability đủ tốt để giữ các coupling đã học.

Cũng cần tránh một ngộ nhận khác: thermodynamic computing không phá Landauer limit. Toàn bộ hệ vẫn chịu các constraint của stochastic thermodynamics, trong đó speed, accuracy và dissipation tạo thành trade-off. Nghiên cứu chỉ cho thấy trong những giới hạn đó vẫn còn nhiều freedom để chọn cách và vị trí entropy được tạo ra.

Bước tiếp theo không phải làm transistor mát hơn, mà là làm heat trở thành một design variable

Các chip hiện đại đã tối ưu power rất sâu, nhưng phần lớn toolchain vẫn diễn đạt bài toán theo điện áp, dòng điện, switching activity và temperature. Entropy thường xuất hiện ở tầng vật lý nền, không phải như một objective mà designer trực tiếp lập trình.

Thermodynamic logic đảo thứ tự đó. Nếu phần tử tính toán hoạt động đủ gần thermal scale, đường đi của heat trở thành một phần của dynamics thực hiện phép tính. Khi đó, hai circuit cho cùng một XOR có thể khác nhau không chỉ ở latency hay transistor count, mà cả ở nơi chúng đưa entropy vào môi trường.

Whitelam chưa chứng minh rằng kiến trúc này có thể thay CMOS. Nhưng paper đưa ra một tiêu chí thiết kế thú vị cho những hệ stochastic hoặc near-Landauer trong tương lai: một computation tốt có thể không chỉ là computation đúng với ít joule nhất. Nó còn có thể là computation biết entropy nên được tạo ra ở đâu.

Nguồn

• Physical Review E: Evolutionary design of thermodynamic logic gates and their heat emission
• arXiv v2: Evolutionary design of thermodynamic logic gates and their heat emission
• Lawrence Berkeley National Laboratory Molecular Foundry: Thermodynamic Computing Advances with Design and Training
• Nature: Experimental verification of Landauer’s principle linking information and thermodynamics