Máy tính dùng nam châm nano: Con đường mới giảm điện năng sau kỷ nguyên transistor?

Một mạng gồm 105.000 “dao động tử nano” từ tính vừa được đồng bộ trong khoảng 45 nano giây. Thành tích này đang khiến một hướng điện toán khác thường được chú ý trở lại: thay vì buộc transistor thực hiện mọi phép tính bằng cách đóng – mở dòng điện, phần cứng có thể khai thác trực tiếp chuyển động tập thể của spin và sóng từ để giải một số bài toán.

Nghiên cứu do Nilamani Behera, Avinash Kumar Chaurasiya, Akash Kumar và các cộng sự thực hiện, được công bố trên Nature Nanotechnology ngày 10/7/2026. Nhóm đã chế tạo các mạng spin Hall nano-oscillator (SHNO) gồm tới 105.000 phần tử có kích thước chỉ 10–20 nm và quan sát chúng tự đồng bộ với nhau trên thang thời gian nano giây.

Đây là một bước tiến đáng chú ý đối với điện toán phi truyền thống, nhưng không có nghĩa “kỷ nguyên transistor” đã kết thúc. Thí nghiệm chưa tạo ra một CPU thay thế CMOS, chưa chạy một chương trình thông dụng và cũng chưa chứng minh mức điện năng trên mỗi tác vụ thấp hơn bộ xử lý hiện đại. Giá trị của công trình nằm ở chỗ nó cho thấy một mạng spintronic rất lớn có thể hoạt động đồng bộ, nhanh và có khả năng mở rộng — ba điều kiện quan trọng nếu muốn biến ý tưởng điện toán bằng dao động tử nano thành phần cứng thực tế.

105.000 nam châm nano cùng “bắt nhịp” trong 45 nano giây

Các thiết bị trong nghiên cứu được gọi là spin Hall nano-oscillator. Về bản chất, mỗi phần tử là một vùng vật liệu từ rất nhỏ, nơi mômen từ có thể dao động liên tục khi có dòng điện đi qua cấu trúc kim loại nặng – sắt từ.

Nhờ hiệu ứng spin Hall và mômen spin-quỹ đạo, dòng điện tạo ra một mômen lực lên từ hóa của lớp sắt từ. Khi điều kiện phù hợp, từ hóa không còn đứng yên mà bắt đầu dao động ở tần số vi ba. Những dao động này phát ra sóng spin và có thể tác động tới các phần tử lân cận.

Điều thú vị xuất hiện khi hàng nghìn hoặc hàng trăm nghìn dao động tử được đặt đủ gần nhau. Thay vì dao động độc lập, chúng có thể dần khóa pha và tạo thành một trạng thái đồng bộ — tương tự nhiều máy đếm nhịp trên cùng một mặt bàn cuối cùng chuyển động theo cùng nhịp.

Trong nghiên cứu mới, các SHNO rộng 10 hoặc 20 nm được đặt cách nhau theo bước 24–40 nm. Nhóm chế tạo 146 mạng vuông và chữ nhật với quy mô từ 100 đến 105.000 phần tử. Trước đây, các thí nghiệm đồng bộ tương tự mới dừng ở khoảng 64 dao động tử.

Kết quả cho thấy thời gian đồng bộ chỉ tăng khá chậm khi kích thước mạng tăng. Với 100 SHNO, mạng đạt trạng thái đồng bộ trong khoảng 10 ns. Với mạng lớn nhất gồm 105.000 phần tử, thời gian vào khoảng 45 ns.

Vì sao đồng bộ nhanh lại quan trọng với máy tính?

Một máy tính thông thường giải bài toán bằng chuỗi phép logic do transistor thực hiện. Trong khi đó, một mạng dao động tử có thể dùng chính quá trình vật lý của hệ để tiến tới một trạng thái nghiệm.

Ví dụ, trong một máy Ising, bài toán tối ưu hóa được ánh xạ thành mạng các phần tử tương tác với nhau. Hệ vật lý sau đó tiến hóa tới cấu hình có năng lượng thấp, và cấu hình cuối cùng có thể được diễn giải thành lời giải.

Nếu mạng phải mất mili giây hoặc giây để ổn định thì lợi thế có thể không lớn. Nhưng một hệ gồm hơn 100.000 phần tử đạt trật tự pha trong vài chục nano giây gợi ý rằng động lực học tự nhiên của mạng có thể diễn ra rất nhanh.

Các tác giả cho rằng nền tảng này phù hợp để nghiên cứu hai hướng chính: máy Ising nhúng cho bài toán tối ưu hóa và reservoir computing, một dạng điện toán lấy cảm hứng từ mạng động lực học, hữu ích cho nhận dạng mẫu và xử lý chuỗi thời gian.

Đây không phải CPU dùng 105.000 “nam châm” thay 105.000 transistor

Một cách diễn giải dễ gây hiểu nhầm là coi SHNO như transistor mới rồi tưởng tượng thay từng transistor trong CPU bằng một nam châm nano. Nghiên cứu không đi theo hướng đó.

Transistor CMOS là phần tử chuyển mạch cực kỳ linh hoạt. Hàng tỷ transistor có thể được kết nối thành cổng logic, bộ nhớ đệm, đơn vị số học, bộ điều khiển và hàng loạt khối chức năng khác. Hệ sinh thái thiết kế và sản xuất CMOS đã được tối ưu qua nhiều thập kỷ.

SHNO hoạt động theo nguyên lý khác. Chúng phù hợp hơn với những phép tính có thể ánh xạ vào tần số, pha, độ ghép và trạng thái tập thể của mạng. Vì vậy, triển vọng gần thực tế hơn không phải là “xóa sổ CPU”, mà là tạo các bộ gia tốc chuyên dụng chạy cạnh CPU hoặc GPU.

Một bài tổng quan về logic spintronics được công bố trên Nature Reviews Electrical Engineering cũng lưu ý rằng logic spin hiện vẫn kém trưởng thành hơn CMOS và chưa được hiện thực hóa ở cấp độ một hệ thống bộ xử lý hoàn chỉnh. Điều này đặt công nghệ vào nhóm “beyond-CMOS” — nghiên cứu song song với lộ trình CMOS, thay vì một cuộc thay thế đã sẵn sàng diễn ra.

Nam châm nano có thể tiết kiệm điện ở đâu?

Điểm hấp dẫn lớn nhất của spintronics là thông tin không nhất thiết chỉ được mã hóa bằng việc tích và xả điện tích như trong transistor truyền thống. Trạng thái từ, spin hoặc pha dao động có thể trực tiếp tham gia vào lưu trữ và xử lý.

Điều này mở ra ba nguồn tiết kiệm năng lượng tiềm năng.

Thứ nhất, giảm số phần tử cần cho một chức năng. Một phần tử spintronic có thể thực hiện một chức năng vật lý mà nếu mô phỏng hoàn toàn bằng CMOS sẽ cần nhiều transistor. Trong một nghiên cứu năm 2024 trên Nature Communications, các p-bit dùng magnetic tunnel junction ngẫu nhiên được ước tính có thể thay thế chức năng của hàng nghìn transistor CMOS trong các mạch tính toán xác suất và tiêu tán ít năng lượng hơn đáng kể ở cấp phần tử.

Thứ hai, tính không bay hơi. Nhiều thiết bị từ có thể giữ trạng thái khi mất điện. Về nguyên tắc, điều này cho phép giảm năng lượng dùng để duy trì trạng thái và mở đường cho kiến trúc kết hợp bộ nhớ với tính toán.

Thứ ba, tính toán bằng động lực học tự nhiên. Nếu một mạng dao động tử có thể tự tiến tới trạng thái cần tìm, phần cứng không nhất thiết phải mô phỏng từng bước bằng hàng triệu phép toán số như trên CPU hoặc GPU.

Tuy nhiên, tiềm năng tiết kiệm điện không đồng nghĩa với việc mọi mạch spintronic đều tự động hiệu quả hơn CMOS. Điện năng của một hệ hoàn chỉnh còn bao gồm dòng kích thích, bộ đọc, bộ chuyển đổi tín hiệu, điều khiển, bộ nhớ, kết nối và chi phí đưa dữ liệu vào – lấy dữ liệu ra.

Nhóm nghiên cứu đã làm gì để giảm nhiệt và điện năng?

Đưa từ vài chục lên hơn 100.000 dao động tử tạo ra một vấn đề rất thực tế: nhiệt.

Nhóm nghiên cứu dùng ba chiến lược chính. Họ thu nhỏ khoảng cách giữa các dao động tử xuống 24–40 nm để tăng tương tác; sử dụng hệ vật liệu W–Ta/CoFeB được tối ưu nhằm giảm tiêu tán điện; và đặt cấu trúc lên nền silicon điện trở cao kết hợp Al₂O₃ có khả năng thoát nhiệt tốt hơn.

Các thiết bị được đo ở nhiệt độ phòng. Đây là điểm khác biệt quan trọng so với nhiều nền tảng điện toán lượng tử vốn cần hệ làm lạnh sâu, dù hai công nghệ giải quyết những loại bài toán và dựa trên cơ chế hoàn toàn khác nhau.

Chất lượng tín hiệu tăng khi mạng lớn lên

Một câu hỏi lớn với mạng dao động là liệu thêm nhiều phần tử có làm tín hiệu trở nên hỗn loạn hay không.

Kết quả cho thấy công suất vi ba đầu ra tăng gần tuyến tính với số lượng SHNO, trong khi độ rộng phổ giảm xấp xỉ theo nghịch đảo số phần tử. Một mạng 20 nm đạt hệ số chất lượng Q trên một triệu, với tần số dao động khoảng 26,2 GHz và độ rộng phổ chỉ khoảng 25,3 kHz.

Mạng lớn nhất 105.000 SHNO tạo công suất vi ba khoảng 4 nW; một mạng 37.500 phần tử loại 20 nm đạt khoảng 9 nW. Các con số này quan trọng chủ yếu như phép đo độ kết hợp của hệ, không phải công suất tính toán theo cách thường dùng để đánh giá CPU.

Tại sao “sau kỷ nguyên transistor” vẫn còn quá sớm?

CMOS đang gặp những rào cản ngày càng khó khi tiếp tục thu nhỏ: mật độ công suất, dòng rò, chi phí chế tạo, điện trở kết nối và giới hạn về điện áp đều khiến lợi ích từ việc giảm kích thước transistor không còn tăng nhanh như trước.

Nhưng “hậu transistor” không có nghĩa transistor sẽ biến mất. Nhiều công nghệ mới hiện nay được thiết kế để bổ sung cho CMOS.

Ngay cả các máy tính dùng p-bit từ tính từng được trình diễn cũng thường là hệ lai CMOS + nanomagnet. FPGA hoặc mạch CMOS đảm nhiệm điều khiển, còn phần tử từ thực hiện chức năng xác suất hoặc cung cấp nguồn ngẫu nhiên vật lý.

SHNO nhiều khả năng cũng đi theo con đường tương tự trong giai đoạn đầu: một khối vật lý chuyên giải bài toán thích hợp, được tích hợp với mạch điện tử truyền thống để lập trình, cấp tín hiệu, đọc kết quả và giao tiếp với phần còn lại của hệ thống.

105.000 phần tử vẫn chưa phải một máy Ising lập trình được

Đây là giới hạn quan trọng nhất của nghiên cứu mới.

Các tác giả đã chứng minh đồng bộ hóa quy mô lớn, nhưng hệ hiện tại chưa triển khai các liên kết Ising có thể lập trình và chưa giải một bài toán tối ưu hóa cụ thể. Nói cách khác, thí nghiệm chứng minh “động cơ vật lý” có thể hoạt động ở quy mô lớn, chứ chưa trình diễn chiếc xe hoàn chỉnh.

Để biến mạng thành máy tính, các nhà nghiên cứu sẽ cần khả năng điều chỉnh từng dao động tử hoặc từng nhóm phần tử, thay đổi cường độ ghép, mã hóa đầu vào, đọc trạng thái đầu ra và thực hiện tất cả điều đó với sai số, nhiệt và điện năng đủ thấp.

Bài báo cho biết tần số và độ ghép của SHNO có thể được điều khiển bằng điện áp cổng hoặc memristor trong các công trình trước, tạo một hướng khả thi để tiến tới mạng lập trình được. Nhưng tích hợp các cơ chế này với hơn 100.000 phần tử vẫn là một thách thức kỹ thuật lớn.

Không chỉ AI: mạng dao động tử còn có thể làm gì?

Điện toán dao động không giới hạn ở trí tuệ nhân tạo.

Một mạng SHNO có thể được dùng cho các bài toán tối ưu hóa tổ hợp, nơi cần tìm cấu hình tốt nhất trong không gian nghiệm rất lớn. Những bài toán kiểu này xuất hiện trong lập lịch, thiết kế mạng, logistics, tài chính và khoa học vật liệu.

Reservoir computing lại phù hợp với dữ liệu thay đổi theo thời gian như âm thanh, tín hiệu cảm biến và chuỗi thời gian. Thay vì mô phỏng một mạng thần kinh lớn hoàn toàn bằng số, tín hiệu được đưa vào một hệ vật lý phi tuyến và kết quả động lực học của hệ được khai thác để xử lý thông tin.

Ngoài tính toán, khả năng tạo tín hiệu vi ba có độ rộng phổ rất hẹp cũng khiến các mạng SHNO hấp dẫn cho truyền thông không dây và phân tích phổ tốc độ cao.

Cuộc đua beyond-CMOS không chỉ có nam châm nano

Nanomagnet chỉ là một trong nhiều hướng đang được theo đuổi khi hiệu quả năng lượng của điện toán trở thành nút thắt.

Các ứng viên khác gồm memristor, điện toán quang học, transistor vật liệu hai chiều, thiết bị sắt điện, spin wave, skyrmion, điện toán siêu dẫn, xử lý trong bộ nhớ và nhiều kiến trúc neuromorphic.

Khả năng chiến thắng của từng hướng phụ thuộc không chỉ vào một thiết bị đơn lẻ tiêu tốn bao nhiêu joule. Công nghệ phải cạnh tranh ở cấp hệ thống: mật độ, tốc độ, độ bền, sai số, khả năng sản xuất hàng loạt, tương thích quy trình bán dẫn và chi phí lập trình.

Đó là lý do những kết quả như mạng 105.000 SHNO đáng chú ý. Chúng giải quyết một câu hỏi nền tảng về khả năng mở rộng — nhưng vẫn chỉ là một mảnh ghép trong bài toán lớn hơn nhiều.

Một tương lai lai giữa transistor và spintronics có vẻ thực tế hơn

Nếu spintronics tiến tới thương mại hóa ở quy mô lớn, kịch bản gần nhất có thể không phải một chiếc laptop hoàn toàn không có transistor.

Thay vào đó, chip tương lai có thể giống một hệ sinh thái dị thể: CPU CMOS xử lý logic tuần tự, GPU xử lý ma trận số, bộ nhớ không bay hơi lưu dữ liệu, còn mạng nanomagnet đảm nhiệm tối ưu hóa, tạo số ngẫu nhiên, suy luận xác suất hoặc nhận dạng mẫu.

Trong kiến trúc như vậy, lợi ích không đến từ việc một SHNO “nhanh hơn transistor” theo mọi tiêu chí, mà từ việc giao đúng bài toán cho phần cứng có vật lý phù hợp nhất.

Kết luận

Mạng 105.000 spin Hall nano-oscillator đồng bộ trong khoảng 45 ns là một cột mốc quan trọng của điện toán spintronic. Nó chứng minh các dao động tử từ tính cỡ 10–20 nm có thể phối hợp trên quy mô lớn, tạo tín hiệu kết hợp cao và hoạt động ở tần số hàng chục gigahertz.

Nhưng gọi đây là “máy tính thay transistor” sẽ đi xa hơn dữ liệu hiện có. Hệ thống chưa phải bộ xử lý lập trình được, chưa chạy tác vụ thực tế và chưa có phép so sánh năng lượng cấp hệ thống với CPU hay GPU thương mại.

Điều công trình thực sự cho thấy là một con đường beyond-CMOS đang trở nên bớt lý thuyết hơn. Khi điện năng và nhiệt ngày càng giới hạn khả năng mở rộng của điện toán, những phần cứng biết tận dụng trực tiếp spin, sóng và động lực học vật lý có thể trở thành các bộ gia tốc quan trọng bên cạnh transistor — thay vì chờ ngày transistor biến mất hoàn toàn.

Nguồn tham khảo

• Behera N. và cộng sự: Nanosecond phase ordering in ultra-large spin Hall nano-oscillator lattices for unconventional computing, Nature Nanotechnology, 2026.
• Incorvia J.A.C. và cộng sự: Spintronics for achieving system-level energy-efficient logic, Nature Reviews Electrical Engineering.
• Singh N.S. và cộng sự: CMOS plus stochastic nanomagnets enabling heterogeneous computers for probabilistic inference and learning, Nature Communications, 2024.

Ảnh minh họa: sơ đồ và ảnh hiển vi của mạng spin Hall nano-oscillator trong nghiên cứu của Behera và cộng sự, Nature Nanotechnology (2026), bài báo phát hành theo giấy phép CC BY 4.0.