Teradyne đầu tư 300 triệu USD vào FormFactor: Cuộc đua tìm chip lỗi trước khi đóng gói

Phát hiện một die lỗi trước khi lắp ráp có thể tránh đưa thêm linh kiện tốt và công đoạn đắt tiền vào một tổ hợp không đạt yêu cầu. Đó là lý do sàng lọc sớm trở thành bài toán quan trọng khi chip AI sử dụng bộ nhớ băng thông cao và đóng gói nhiều die.

Ngày 12/10/2026, Teradyne và FormFactor thông báo hợp tác công nghệ, đồng thời Teradyne đồng ý đầu tư cổ phần 300 triệu USD. Giao dịch còn phụ thuộc các điều kiện hoàn tất và chấp thuận quản lý; chưa nên mô tả khoản tiền như đã được giải ngân.

Đầu dò và máy kiểm thử phải hoạt động thành một chuỗi

FormFactor đóng góp công nghệ đầu dò, giao diện, kỹ thuật kiểm thử và đo đặc tính. Teradyne đóng góp nền tảng kiểm thử tự động. Các bên nêu phạm vi ứng dụng gồm HPC, HBM, đóng gói tiên tiến và quang tử silicon.

Thông cáo không công bố một sản phẩm duy nhất sẽ thay thế toàn bộ quy trình kiểm tra. Đây là hợp tác rộng về kiến trúc và hạ tầng kiểm thử. Đánh giá thành công cần nhìn tới các giải pháp được triển khai và kết quả ở khách hàng, thay vì suy từ quy mô khoản đầu tư.

Máy kiểm thử cần đưa tín hiệu vào thiết bị và quan sát phản hồi. Phần tiếp xúc vật lý cùng giao diện nối tới máy phải phù hợp để phép đo đáng tin cậy. Nếu hai phần được phát triển theo yêu cầu không ăn khớp, một chương trình kiểm tra tốt vẫn có thể khó triển khai trong sản xuất.

Vì sao lỗi muộn có thể làm tổn thất lớn hơn?

Phân tích của Teradyne về tích hợp dị thể chỉ ra chi phí loại bỏ sản phẩm tích lũy qua các chặng chế tạo và lắp ráp. Một lỗi được phát hiện trên die riêng có phạm vi tổn thất khác với lỗi xuất hiện sau khi nhiều die đã được ghép vào gói.

Ví dụ giả định, một die không đạt yêu cầu được phát hiện trước ghép thì có thể bị loại khỏi danh sách lắp ráp. Nếu nó lọt qua, hệ thống tiếp tục dùng thêm các die khác và tạo kết nối. Khi lỗi mới được tìm thấy, vấn đề không còn nằm ở giá trị của một die đơn lẻ.

Không phải mọi lỗi đều bắt buộc loại toàn bộ gói. Khả năng xử lý còn tùy thiết kế và loại lỗi. Nhưng để lập kế hoạch chất lượng, nhà sản xuất không thể giả định luôn có thể thay một thành phần sau khi cấu trúc tích hợp đã hoàn tất.

Known good die là mục tiêu sàng lọc, không phải sự bảo đảm tuyệt đối

Intel Foundry mô tả wafer sort kiểm tra khi die còn trên wafer và die sort kiểm tra các die đã tách. Mục tiêu là đưa linh kiện được đánh giá đạt yêu cầu vào lắp ráp. Các phép kiểm tra sau đó vẫn cần thiết vì quá trình ghép tạo ra những cấu trúc mới.

Known good die, viết tắt KGD, phải được hiểu trong phạm vi chương trình đo. Một die vượt qua các bài đã chọn không có nghĩa mọi trạng thái vận hành có thể có đều đã được kiểm tra. Tiêu chí phù hợp phụ thuộc sản phẩm và yêu cầu của bước tích hợp tiếp theo.

Nếu mở rộng độ bao phủ lên quá mức mà không cân nhắc kinh tế, thời gian kiểm tra có thể tăng mạnh. Ngược lại, kiểm tra quá ít có thể đẩy lỗi sang chặng mà tổn thất cao hơn. Câu hỏi đúng là bài đo nào tạo giá trị ở thời điểm nào.

Khoản đầu tư cần được theo dõi bằng kết quả triển khai

Hợp tác của hai hãng có thể giúp phối hợp thiết bị và giao diện sớm hơn. Đây là ý nghĩa kỹ thuật có thể rút ra từ phạm vi công bố, không phải kết quả đã được đo về tốc độ hay tỷ lệ thành phẩm.

Những dữ liệu cần chờ gồm thời gian xây dựng chương trình kiểm thử, khả năng dùng trong sản xuất số lượng lớn, tỷ lệ lỗi lọt qua và tổng chi phí trên sản phẩm đạt yêu cầu. Không có các số liệu đó, 300 triệu USD chỉ cho thấy mức cam kết tài chính.

Cuộc đua tìm chip lỗi trước đóng gói không kết thúc ở việc thêm một phép kiểm tra. Nó cần một chuỗi đo đáng tin cậy, đặt đúng chỗ trong dây chuyền và cung cấp phản hồi để giảm lỗi về sau. Các giải pháp xuất hiện từ hợp tác mới sẽ phải chứng minh được những điều ấy.

Ảnh minh họa thiết bị kiểm thử: Teradyne và Tokyo Electron, từ thông cáo về hệ thống UltraFLEXplus–Prexa SDP. Đây không phải ảnh sản phẩm mới của hợp tác FormFactor–Teradyne.