AI làm chip phức tạp đến mức kiểm thử trở thành một nút thắt mới

Một chip có thể vượt qua bài kiểm tra từng linh kiện nhưng vẫn gặp lỗi khi các phần hoạt động cùng nhau. Khi hệ thống tính toán kết hợp logic, bộ nhớ và nhiều đường kết nối trong một gói, câu hỏi chất lượng trở nên rộng hơn: từng phần có đúng, kết nối có đúng và toàn bộ tổ hợp có hoạt động dưới tải dự kiến hay không?

Ngày 12/10/2026, FormFactor và Teradyne công bố hợp tác nhắm tới các bài toán kiểm thử trong tính toán hiệu năng cao, đóng gói tiên tiến, HBM và quang tử silicon. Công bố phản ánh nhu cầu phối hợp thiết bị đo với đầu dò và giao diện, nhưng chưa chứng minh một mức tăng thông lượng kiểm thử cụ thể.

Phép đo không chỉ cần chương trình, mà còn cần tiếp xúc

Máy kiểm thử phải tạo được đường điện đáng tin cậy tới thiết bị cần đo. Advantest mô tả máy prober sử dụng đầu dò để tiếp xúc các điện cực trên wafer; sau đóng gói, handler đưa thiết bị vào socket kết nối với máy kiểm thử.

Nếu tiếp xúc đo không phù hợp, kết quả có thể không phản ánh đúng trạng thái linh kiện. Có thể hình dung như kiểm tra một thiết bị qua sợi cáp không ổn định: trước khi kết luận thiết bị lỗi, phải biết đường đo có hoạt động đúng hay không. Đây là ví dụ về nguyên tắc đo, không phải mô tả lỗi trong một sản phẩm cụ thể.

Đầu dò, giao diện, điều khiển nhiệt và chương trình kiểm tra vì thế phải phù hợp với đối tượng. Thêm năng lực tính toán cho máy kiểm thử chưa giải quyết được mọi yêu cầu tiếp xúc hoặc điều kiện vận hành.

Nhiều lớp cấu trúc tạo thêm lớp câu hỏi

Kiểm tra die riêng giúp sàng lọc trước lắp ráp. Kiểm tra sau ghép đánh giá cấu trúc đã hình thành. Kiểm tra hệ thống đưa thiết bị vào điều kiện gần cách sử dụng hơn. Các lớp này có thể bổ sung cho nhau vì đối tượng ở mỗi chặng đã thay đổi.

Phân tích về system-level test của Teradyne nêu các nhóm vấn đề như cấp điện, nhiệt, kết nối và tích hợp firmware. Một phép đo điện có kiểm soát không nhất thiết kích hoạt được mọi tổ hợp trạng thái mà tải công việc thực tế tạo ra.

Chẳng hạn, trong ví dụ giả định, thiết bị chạy đúng một bài kiểm tra ngắn nhưng gặp vấn đề khi các khối cùng hoạt động kéo dài. Bài kiểm tra sau cần tái tạo điều kiện ấy để tìm lỗi. Không thể chỉ lặp lại bài cũ và xem việc lặp nhiều lần là tương đương độ bao phủ mới.

Nút thắt xuất hiện khi tốc độ kiểm tra không theo kịp yêu cầu

Kiểm thử có thể giới hạn thông lượng nếu một dây chuyền tạo ra linh kiện nhanh hơn tốc độ xác nhận chất lượng. Tuy nhiên, không có căn cứ để khẳng định mọi nhà máy chip AI đang bị giới hạn ở cùng bước. Cần số liệu về thời gian kiểm tra, mức sử dụng thiết bị và hàng chờ ở dây chuyền cụ thể.

Vấn đề còn là tổng chi phí. Thêm một phép đo giúp tìm lỗi nhưng sử dụng thời gian máy và có thể cần phần cứng tiếp xúc khác. Bỏ phép đo tiết kiệm thời gian trước mắt nhưng làm tăng rủi ro lỗi lọt sang giai đoạn đắt hơn.

Teradyne gọi đây là bài toán tổng chi phí chất lượng: phân bổ bài kiểm tra sớm hoặc muộn để cân bằng lỗi lọt qua, tổn thất và chi phí đo. Không có quy tắc rằng kiểm tra càng sớm và càng nhiều thì luôn tối ưu.

Dữ liệu lỗi phải quay về thiết kế và sản xuất

Kết quả kiểm tra không chỉ dùng để chia sản phẩm đạt và không đạt. Nếu nhiều lỗi cùng gắn với một điều kiện, nhóm kỹ thuật cần biết điều kiện ấy xuất phát từ thiết kế, quá trình chế tạo, lắp ráp hay cách đo. Đó là cơ sở để chọn hành động sửa phù hợp.

Một dây chuyền tìm được nhiều sản phẩm lỗi chưa chắc đang có chất lượng tốt hơn; nó có thể vừa tăng độ bao phủ, hoặc quy trình đang tạo thêm lỗi. Phải đọc tỷ lệ lỗi cùng với nội dung bài kiểm tra và các thay đổi trong sản xuất.

Bước tiến cần theo dõi của ngành kiểm thử là khả năng tìm đúng lỗi với thời gian và chi phí hợp lý. Với chip AI phức tạp, phép thử cuối cùng là giảm lỗi tới khách hàng mà không để việc xác nhận chất lượng trở thành khâu giới hạn sản lượng.

Hình minh họa wafer test và package test: Advantest, từ tài liệu giải thích chính thức. Các tình huống trong bài là ví dụ giả định.