Ba nút thắt phía sau GPU: Chế tạo, kiểm thử và đường đi của dữ liệu quyết định khả năng mở rộng AI

Thêm GPU có thể tăng năng lực tính toán trên giấy. Để biến năng lực ấy thành một hệ thống AI hoạt động hiệu quả, còn phải chế tạo được chip ổn định, ghép các linh kiện đạt yêu cầu và đưa dữ liệu tới bộ xử lý đúng lúc.

Ba công bố ngày 12/10/2026 cho thấy các doanh nghiệp đang đầu tư vào những phần việc đó: Applied Materials ra mắt EPIC Center; FormFactor và Teradyne công bố hợp tác kiểm thử; Microchip mở rộng danh mục kết nối PCIe và lưu trữ. Chúng không thuộc một dự án chung, nhưng có thể đọc như ba lát cắt của cùng bài toán mở rộng hạ tầng AI.

Nút thắt thứ nhất: Đưa công nghệ mới từ phòng nghiên cứu vào dây chuyền

EPIC Center tại Sunnyvale, California, được xây để các nhóm vật liệu, thiết bị và chế tạo chip cùng phát triển công nghệ. Applied Materials công bố mức đầu tư dự kiến tăng dần tới khoảng 5 tỷ USD khi các dự án khách hàng bắt đầu.

Theo mô tả mô hình EPIC, R&D bán dẫn truyền thống chuyển qua nhiều môi trường: nghiên cứu vật liệu, phát triển thiết bị và quy trình, rồi tích hợp và sản xuất thử. Mỗi lần bàn giao có thể khiến vấn đề tương thích chỉ được phát hiện ở một chặng muộn hơn.

Phát triển song song đưa các nhóm vào cùng vòng thử nghiệm. Có thể hình dung một vật liệu mới được đánh giá đồng thời về đặc tính mong muốn và khả năng đưa vào quy trình chế tạo. Khi nhóm tích hợp phát hiện trở ngại, nhóm vật liệu và thiết bị có thể nhận phản hồi ngay, thay vì chờ hoàn tất một chặng rồi chuyển kết quả đi.

Danh sách đối tác gồm các nhà sản xuất chip và bộ nhớ, công ty hệ thống, thiết bị và đại học. Mạng lưới ấy giúp đưa yêu cầu sản xuất vào nghiên cứu sớm hơn. Tuy vậy, ra mắt một cơ sở chưa chứng minh được thời gian thương mại hóa đã giảm bao nhiêu; các dự án cụ thể mới là nơi kiểm tra hiệu quả của mô hình.

Đối với AI, đây là nút thắt trước cả lúc mua GPU: công nghệ tốt trong nghiên cứu phải trở thành một quy trình có thể triển khai trong nhà máy. EPIC nhắm tới khoảng cách ấy, chứ không phải bổ sung ngay một lượng chip thương mại sau lễ ra mắt.

Nút thắt thứ hai: Ghép nhiều linh kiện mà vẫn giữ tỷ lệ thành phẩm

Cùng ngày, FormFactor và Teradyne công bố hợp tác kết hợp công nghệ đầu dò, giao diện và đo đặc tính của FormFactor với nền tảng kiểm thử tự động của Teradyne. Phạm vi gồm tính toán hiệu năng cao, đóng gói tiên tiến, bộ nhớ băng thông cao HBM và quang tử silicon.

Teradyne đồng ý đầu tư cổ phần 300 triệu USD vào FormFactor. Giao dịch còn phụ thuộc điều kiện hoàn tất thông thường và chấp thuận quản lý. Đây là cam kết hợp tác, chưa phải số liệu chứng minh một dây chuyền đã tăng tỷ lệ thành phẩm.

Vấn đề kỹ thuật phía sau rất cụ thể. Chip AI có thể kết hợp nhiều die xử lý và bộ nhớ trong một gói. Die là mảnh silicon chứa mạch điện; đóng gói tiên tiến tạo các kết nối để những mảnh ấy làm việc cùng nhau. Một linh kiện lỗi lọt qua sàng lọc có thể khiến cả tổ hợp không đạt yêu cầu, dù các phần còn lại vẫn tốt.

Teradyne phân tích rằng tổn thất do lỗi tăng khi các die và các cụm đã lắp ráp tiếp tục tích lũy chi phí. Đó là lý do cần cân bằng kiểm tra sớm với kiểm tra sau ghép: tìm lỗi trước khi đầu tư thêm, nhưng vẫn kiểm tra những cấu trúc chỉ xuất hiện trong quá trình lắp ráp.

Kiểm thử không tự sửa một quy trình chế tạo lỗi. Nó sàng lọc linh kiện, phát hiện điểm yếu và tạo dữ liệu để cải thiện quy trình. Đánh giá hiệu quả vì vậy phải nhìn cả tỷ lệ sản phẩm đạt yêu cầu, lỗi lọt qua, thời gian kiểm tra và chi phí.

Bộ nhớ là một phần của bài toán, không chỉ là phụ kiện

HBM đưa nhiều lớp bộ nhớ vào một cấu trúc xếp chồng để phục vụ trao đổi dữ liệu băng thông cao. Advantest mô tả HBM là nhiều chip DRAM xếp thành một thiết bị, giúp tăng mật độ kết nối và giảm diện tích lắp đặt.

Trong bức tranh này, năng lực xử lý cần đi cùng khả năng cung cấp dữ liệu của bộ nhớ. Một gói chip phải được đánh giá như tổ hợp xử lý, bộ nhớ và các kết nối, chứ không chỉ kiểm tra từng die riêng. Theo Teradyne, việc xếp chồng và liên kết còn có thể phát sinh lỗi do ứng suất nhiệt hoặc cơ học.

Vì vậy, hợp tác kiểm thử nhắm tới HBM và đóng gói tiên tiến phản ánh nhu cầu kiểm chứng cả hệ thống ghép. Không thể suy từ một linh kiện đạt yêu cầu sang kết luận toàn bộ gói sẽ hoạt động ổn định dưới mọi điều kiện.

Nút thắt thứ ba: Đưa dữ liệu qua kết nối và lưu trữ

Công bố của Microchip tập trung vào lớp hạ tầng này. Switchtec PCIe 6.0 Low-Lane-Count có tối đa 64 làn và 32 cổng, phục vụ nền tảng hạn chế không gian và điện năng. DMA tích hợp hỗ trợ truyền dữ liệu trực tiếp giữa thiết bị, giảm sự tham gia của CPU chủ.

Microchip đồng thời cập nhật bộ điều khiển SSD Flashtec NVMe 5016 dùng PCIe Gen 5, bổ sung hỗ trợ CNSA 2.0 để chuẩn bị cho yêu cầu bảo mật hậu lượng tử. Khả năng hai cổng phục vụ đường dữ liệu dự phòng; các tính năng quản lý chất lượng dịch vụ hỗ trợ kiểm soát hiệu năng lưu trữ.

Hai sản phẩm thuộc hai lớp khác nhau: switch điều phối kết nối PCIe, còn bộ điều khiển SSD quản lý hoạt động lưu trữ. Switch Gen 6 không tự biến SSD Gen 5 thành SSD Gen 6. Hiệu quả phụ thuộc các thành phần và đường dữ liệu của toàn hệ thống.

Một minh họa nền trước đó là demo Microchip–Micron ngày 4/8/2026, kết hợp switch PCIe Gen 6 với SSD Micron 9650. Demo cho thấy cách switch và ổ lưu trữ được ghép thành kiến trúc dữ liệu; đây là sự kiện riêng, không phải phần trình diễn mới ngày 12/10.

Ba lớp cần đo bằng ba nhóm kết quả

Cách nối ba công bố thành một bức tranh ngành là nhận định biên tập. Chúng cho thấy hoạt động đầu tư trải từ nghiên cứu tới sản xuất và vận hành, nhưng chưa chứng minh mức tăng hiệu suất AI đầu cuối, cũng không bao quát mọi giới hạn như điện, làm mát hay phần mềm.

Với R&D, cần theo dõi thời gian từ thử nghiệm tới quy trình triển khai được. Với kiểm thử, cần xem tỷ lệ thành phẩm, lỗi lọt qua và tổng chi phí chất lượng. Với kết nối và lưu trữ, cần đo thông lượng, độ trễ, độ sẵn sàng và mức sử dụng bộ xử lý trong tải thực tế.

Những thước đo ấy giúp giải thích vì sao đếm GPU chưa đủ. Một hệ thống chỉ khai thác được năng lực tính toán khi chip được sản xuất và ghép đáng tin cậy, bộ nhớ cung cấp đủ dữ liệu, còn đường kết nối và lưu trữ đáp ứng được công việc mà nó phải chạy.

Ảnh minh họa hạ tầng trung tâm dữ liệu: Microchip Technology, từ bộ ảnh thông cáo ngày 12/10/2026 được hãng cho phép sử dụng cho mục đích biên tập. Các thông tin sản phẩm và hợp tác được dẫn từ nguồn chính thức; phần liên kết ba lớp là phân tích của bài viết.